亮點：

· 采用Spectre加速并行仿真器APS進行SPICE級仿真，提供一流的晶體管級EMIR精度。完善了Cadence的電源簽收解決方案。

· 為業(yè)界先進制程的FinFET工藝提供一流的精度。

Cadence設計系統(tǒng)公司今天宣布推出Cadence® Voltus™-Fi定制型電源完整性解決方案(Cadence® Voltus™-Fi Custom Power Integrity Solution)，具備晶體管級的電遷移和電流電阻壓降分析技術(EMIR)，獲得晶圓廠在電源簽收中SPICE級精度的認證，從而創(chuàng)建了設計收斂的最快路徑。新的解決方案采用Cadence Spectre® APS(Accelerated Parallel Simulator)進行簽收級別的SPICE仿真，提供業(yè)界一流的晶體管級精度，以滿足在先進制程上復雜的生產(chǎn)工藝要求，它補充了Cadence Voltus IC電源完整性解決方案中全芯片、模塊級電源簽收工具，完善了公司電源簽收的技術方案。

Voltus-Fi定制型電源完整性解決方案通過一些核心功能可以縮短關鍵的電源簽收環(huán)節(jié)和分析階段，包括：

· Cadence獲專利的基于電壓的迭代方法，需要占用的內(nèi)存較少，運行速度相比于目前行業(yè)傳統(tǒng)的基于電流的迭代方法大大提升。

· 完全集成于Cadence Virtuoso® 平臺，提供統(tǒng)一的設計流程，提升了設計人員在模擬和定制模塊進行EMIR簽收的工作效率。

· 利用了Cadence Quantus™ QRC寄生參數(shù)提取方案中的晶體管級寄生參數(shù)提取功能、Cadence Spectre® APS和Spectre® XPS的晶體管級仿真功能、以及最后在真實版圖上可快速分析、調(diào)試排除故障和優(yōu)化的EMIR結果可視化功能.

· Voltus-Fi定制化電源完整性解決方案和Voltus IC電源完整性解決方案整合后，為模擬和混合信號設計提供先進的晶體管級和模塊級混合電源簽收解決方案提供了無縫銜接流程。

萊迪思半導體(Lattice Semiconductor)研發(fā)部副總裁Sherif Sweha指出：“ 最低的功耗對我們的iCE40和ECP5 FPGA 產(chǎn)品系列至關重要， Voltus-Fi定制型電源完整性解決方案確保我們在降低功耗的同時還能保證極其嚴格的晶體管級的精度要求。我們也使用了Voltus IC電源完整性方案實現(xiàn)在模塊層面的完整性，憑借業(yè)內(nèi)一流的電源簽收解決方案不斷優(yōu)化我們的移動設備。

Cadence數(shù)字和簽收部門(DSG)資深副總裁Anirudh Devgan表示：“使用Voltus-Fi定制型電源完整性解決方案，我們的客戶在Virtuoso環(huán)境下能實現(xiàn)從模擬IP模塊到嵌入式存儲器晶體管級模塊最精確的EMIR結果，此外，Voltus-Fi定制化電源完整性方案為晶體管級模塊產(chǎn)生高精度的IP層級電源網(wǎng)格模型，它可以協(xié)助客戶運行Voltus IC電源完整性方案，在頂層進行完整的、全芯片SoC電源簽收，實現(xiàn)最快路徑的設計閉合”。

Voltus-Fi定制型電源完整性解決方(Voltus-Fi Custom Power Integrity Solution)現(xiàn)已供貨。