大規(guī)模集成電路
在數(shù)字系統(tǒng)中，用來存貯信息的器件被稱為存貯器。存貯器是由許多存貯單元組成，每個存貯單元可存放一位二進(jìn)制數(shù)。通常一個二進(jìn)制代碼由若干位二進(jìn)制數(shù)組成，我們稱這樣的二進(jìn)制代碼為一個字，它所包含的二進(jìn)制數(shù)的位數(shù)稱為字長。因此存放一各字長為A的數(shù)就需要A個存貯單元，我們稱存放這一個字的A個存貯單元為一個信息單元。存貯器的容量是字?jǐn)?shù)B與字長A的乘積，這也是存貯器中包含存貯單元的總數(shù)。
這一章我們只學(xué)習(xí)只讀存貯器ROM（Read Olny Memory）的及其應(yīng)用和可編程的邏輯陣列PLA（Programmable Logic Array）。
我們在學(xué)習(xí)時把這一章的內(nèi)容分為兩節(jié)，它們是：
第一節(jié)：ROM及其應(yīng)用
第二節(jié)：PLA及其應(yīng)用
§10、1 ROM及其應(yīng)用
ROM在數(shù)字系統(tǒng)中的應(yīng)用十分廣泛。在使用時，它只能讀出信息，而無法寫入信息。
一:ROM的組成
ROM的電路結(jié)構(gòu)包含三個主要部分：
存儲矩陣：它是由許多存儲單元排列而成，而且每個存儲單元都被編為一個地址（地址變量）。地址譯碼器：它是將輸入的地址變量譯成相應(yīng)的地址控制信號，該控制信號可將某存儲單元從存儲矩陣中選出來，并將存儲在該單元的信息送至輸出緩沖器。輸出緩沖器：它是作為輸出驅(qū)動器和實現(xiàn)輸出的三態(tài)控制。
二：ROM的應(yīng)用（通過例題說明）
例1：把表（1）的內(nèi)容用ROM電路表示出來。
從表中我們可以得出如下表達(dá)式：
D3=A1A0+A1A0
D2=A1A0+A1A0
D1=A1A0+A1A0
D1=A1A0+A1A0+A1A0
將地址變量作為邏輯變量，則地址譯碼器提供的每個最小項，即相當(dāng)于"與"運算。每一位線，對最小項實現(xiàn)"或"運算.得的ROM陣列為：如圖(2)所示.
從例題我們可以看出：ROM電路是將邏輯函數(shù)通過與--或網(wǎng)絡(luò)的形式表示出來。通過地址譯碼器形成輸入變量的所有的最小項（實現(xiàn)"與"運算)，再通過存貯矩陣實現(xiàn)"或"運算，這樣就形成了各個輸出函數(shù)。
三：ROM的擴(kuò)展
§10、2 PLA及其應(yīng)用
在使用ROM時，由于它的地址譯碼器是固定的，因此不能對函數(shù)進(jìn)行化簡，從而多占了ROM芯片的面積。為了解決這個問題，我們就使用可以對函數(shù)進(jìn)行化簡的器件——PLA
一：PLA
PLA是能夠編程的邏輯器件。它能夠?qū)壿?與"、"或"陣列進(jìn)行編程，利用PLA，可以很方便的實現(xiàn)組合邏輯和時序邏輯。
例：1 用PLA實現(xiàn)一位二進(jìn)制全加器
全加器的最簡邏輯表達(dá)式為（參見第四章第三節(jié)）：
S=ABCi-1+ABCi-1+ABCi-1+ABCi-1
Ci=AB+ACi-1+BCi-1
該式中共有七個乘積項，它們是：
P0=ABCi-1P1=ABCi-1P2=ABCi-1P3=ABCi-1
P4=ABP5=ACi-1 P6=BCi-1
根據(jù)上述，可得出PLA全加器的陣列結(jié)構(gòu)圖為：如圖（1）所示
由此可見：PLA相當(dāng)于"與""或"陣列均可編程的ROM.
來源:0次
下載文檔
