近日，中國科學(xué)院計(jì)算技術(shù)研究所的研究人員在國際電子期刊雜志上發(fā)表了一篇研究報告，基于光刻和芯粒逼近瓶頸的背景下，研究出了一種先進(jìn)的 256 核大芯片！

據(jù)悉，該芯片由 16 組小芯片（Chiplet）組成，每個小芯片擁有 16 個 RISC-V 內(nèi)核，均支持可編程/重配置，共計(jì) 256 核心，被命名為 “浙江”。

如圖下所示，“浙江” 采用可擴(kuò)展的基于瓦片（tile-based）的架構(gòu)，通過片上網(wǎng)絡(luò)（NOC）連接，瓦片（tile）完全對稱互連，以實(shí)現(xiàn)彼此之間的通信。

而且處理器采用統(tǒng)一內(nèi)存系統(tǒng)，這意味著任何瓦片（tile）上的任何核心都可以直接訪問整個處理器的內(nèi)存。

為了連接多個小芯片，該方案采用了芯片間（D2D）接口，該接口采用基于時分復(fù)用機(jī)制的通道共享技術(shù)進(jìn)行設(shè)計(jì)。

這種方法減少了芯片間信號的數(shù)量，從而最大限度地減少了 I/O 凸塊和內(nèi)插器布線資源的面積開銷，從而可以顯著降低基板設(shè)計(jì)的復(fù)雜性。

小芯片終止于構(gòu)建微型 I/O 焊盤的頂部金屬層，“浙江” 大芯片處理器采用了中芯國際 22 nm 的 CMOS 工藝設(shè)計(jì)并制造，并采用 2.5D 中介層封裝。

不僅如此，中國科學(xué)院計(jì)算技術(shù)研究所還計(jì)劃將這款大型芯片擴(kuò)展到 1600 核心，打造一個整片晶圓大小的芯片作為一個獨(dú)立的計(jì)算設(shè)備。

研究人員表示，該設(shè)計(jì)能夠在單個分立器件中擴(kuò)展至 100 個小芯片來實(shí)現(xiàn) 1600 核心的集成，過去稱之為插槽，但對我們來說聽起來更像系統(tǒng)板。

此外，中科院研究人員認(rèn)為大芯片計(jì)算引擎將由超過 1 萬億個晶體管組成，占據(jù)數(shù)千平方毫米的總面積，采用小芯片封裝或計(jì)算和存儲塊的晶圓級集成。

研究表示，“大芯片” 一詞是指面積大于目前最先進(jìn)光刻機(jī)最大曝光面積的芯片，這種類型的芯片通常還具有大量晶體管，并使用半導(dǎo)體制造技術(shù)來實(shí)現(xiàn)。

大芯片有兩個特點(diǎn)，首先就是面積太大，突破了光刻機(jī)發(fā)展的限制；其次，大芯片由多個功能芯片組成，需要使用幾種新興的半導(dǎo)體制造技術(shù)將預(yù)制芯片集成到其中。

2019 年，美國半導(dǎo)體公司 Cerebras Systems 發(fā)布了世界最大芯片 “Wafer Scale Engine”，是一個晶圓大小的 AI 處理器，妥妥的晶圓級芯片。

是一個面積為 46225mm2 的正方形芯片，包含 1.2 萬億個晶體管、40 萬個 AI 核心、18GB SRAM 緩存、9PB/s 內(nèi)存帶寬、100Pb/s 互連帶寬，功耗也達(dá) 15 千瓦。

采用了臺積電 16nm 工藝制造，美國匹茲堡超級計(jì)算機(jī)中心（PSC）及美國國家科學(xué)基金會（NSF）的采購價為 200 萬美金（當(dāng)前約合人民幣 1428 萬）。

總的來說，光刻機(jī)甚至摩爾定律逐漸逼近瓶頸，通過晶體管微縮實(shí)現(xiàn)高性能芯片變得越來越具有挑戰(zhàn)性。中科院的研究表明，增加芯片面積以集成更多晶體管已成為提升性能必不可少的手段。

然而，由于最大掩模版面積、成本和制造良率等限制，芯片面積無法持續(xù)增大，遇到了所謂的 “面積墻”。本次研究人員對區(qū)域壁進(jìn)行了詳細(xì)分析，并提出了這種實(shí)用的解決方案——大芯片。

中科院的研究人員認(rèn)為，“大芯片” 的前景除了提高計(jì)算能力外，還將促進(jìn)新穎設(shè)計(jì)方法的發(fā)展，近存計(jì)算和光電計(jì)算將是重要的研究方向。

值得一提的是，大芯片雖然可以實(shí)現(xiàn)強(qiáng)大的計(jì)算能力，但仍面臨良率、散熱和性能等主要挑戰(zhàn)。因此，不僅設(shè)計(jì)成本和良率是亟待解決的問題，冷卻系統(tǒng)和低功耗設(shè)計(jì)也至關(guān)重要。最后，研究人員還表示大芯片設(shè)計(jì)中的任務(wù)映射和設(shè)計(jì)空間探索實(shí)施起來也具有挑戰(zhàn)性。