盡管JEDEC(固態(tài)存儲協(xié)會)的DDR5標準尚未定案，Cadence(鏗騰)和美光已經(jīng)開始研發(fā)16Gb容量的DDR5產(chǎn)品，并計劃在2019年底量產(chǎn)。

事實上，早在今年5月，Cadence就展示了首款DDR5內存驗證模組，DRAM來自美光，接口層自研，采用臺積電7nm工藝，數(shù)據(jù)率可達4400MT/s，也就是頻率高達4400MHz。

根據(jù)美光的最新說法，其16Gb DDR5芯片會在2019年底量產(chǎn)，基于18nm以下工藝，這就意味著，搭載DDR5內存模組的系統(tǒng)最快2020年面世。

按照進度，JEDEC有望年底公布DDR5最終規(guī)范，起步頻率4800MHz，最高6400MHz。其它規(guī)劃中的變化還有，電壓降低、每通道32/40位(ECC)、總線效率提高、增加預取的Bank Group數(shù)量以改善性能等。

由于AMD要支持AM4接口到2020年，看來已經(jīng)做好技術預留了?