目前越來越多的家用電器從低速的撥號上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?，因為這種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф溄雍蜋C(jī)頂盒將節(jié)目流傳送到家用電器。

現(xiàn)在的可編程門陣列(FPGA)已經(jīng)被證明是這種平臺的理想選擇，因為它們提供了快速改變市場需求的靈活性。FPGA的電源需求通常很復(fù)雜，因為FPGA有多達(dá)三種供電要求，為了實現(xiàn)可靠的系統(tǒng)性能，必須對這些要求排序。

內(nèi)核電壓

內(nèi)核電壓軌通常設(shè)定成VCCINT，為FPGA邏輯供電。要求的電流從幾百毫安到幾十安培，具體大小取決于時鐘頻率和所用的門數(shù)。因為該負(fù)載是呈高度容性，內(nèi)核電壓電流要求可能在開始的時候很高。FPGA內(nèi)核對瞬態(tài)響應(yīng)的要求很嚴(yán)格，內(nèi)核電源電壓必須緩慢增加并且常常要求在固定的時間長度內(nèi)上升到穩(wěn)定的電壓。例如，Xilinx公司的Virtex-4必須讓VCCINT電源在0.2ms和50ms之間上電。

I/O電壓

I/O電壓(VCCIO)通常要求的電壓軌是3.3V、2.5V、1.8V或1.5V。I/O標(biāo)準(zhǔn)可以由FPGA中的I/O模塊獨立設(shè)置，因此一個FPGA就有可能存在一個以上的I/O電壓。I/O電流要求取決于所用的I/O數(shù)量和時鐘速度。通常，I/O電流要求低，范圍在幾百毫安到3A。

輔助電壓

輔助電壓(VCCAUX)要求電源具有高電源抑制比(PSRR)，因為電源直接與數(shù)字時鐘管理(DCM)相連。如果電源噪聲被容許耦合到DCM，將可能影響到系統(tǒng)的性能。

雖然I/O和輔助電壓不需要按照特別的順序上電，但是，F(xiàn)PGA制造商常常要指定內(nèi)核和I/O的上電順序或跟蹤該順序。不指定上電順序或不跟蹤上電順序所面臨的后果是常常會對系統(tǒng)中的器件造成不可挽回的破壞。FPGA、PLD、DSP和微處理器通常在內(nèi)核與I/O電源之間放置二極管作為ESD保護(hù)元件。如果電源違反了跟蹤要求并超過了保護(hù)二極管的正向偏置，那么該器件就可能被損壞。

解決方案

為說明FPGA供電要求的復(fù)雜性，以在固定時間段對VCCINT上電的要求為例。為了保證由上下限控制的2ms到50ms之間的上電時間，要實現(xiàn)如圖1所示的電路。



圖1：MIC37302和分立電路確保受控的斜率和時序

對內(nèi)核和I/O電源的上電排序或上電順序的跟蹤，增加了電源管理電路的復(fù)雜性和成本。為克服這個問題，設(shè)計工程師需要一種不增加外部元器件而滿足所有這些需要的器件。這種產(chǎn)品的一個例子就是Micrel公司的MIC68200 LDO適用于各種板上電源" target=_blank>LDO，它把上升速度控制、上電排序和跟蹤等功能集成到一個3×3mm的MLF封裝之中。

多顆MIC68200可以按兩種模式級聯(lián)：在跟蹤模式中，主器件的輸出驅(qū)動從器件的RC引腳，以便從器件在打開和關(guān)閉期間跟蹤主穩(wěn)壓器；在順序上電模式中，主器件的POR驅(qū)動從器件的使能(EN)端，以便在主器件打開之后打開，在主器件關(guān)閉之前(或之后)關(guān)閉。除了具備跟蹤能力之外，電壓斜坡控制(RC)引腳還能通過一個電容對內(nèi)核電壓軌的斜坡電壓進(jìn)行精確編程。

跟蹤及排序電路分別如圖2和圖3所示，從圖中可以看出該解決方案是一種簡單且需要很少分立元器件的實現(xiàn)方案。


圖2：跟蹤電路，內(nèi)核電壓的斜坡由RC引腳上的電容來設(shè)置


圖3：排序電路，主穩(wěn)壓器的POR使能從穩(wěn)壓器，POR延遲由低電容的設(shè)置

本文小結(jié)

總之，IPTV視頻廣播中采用FPGA作為編碼和解碼平臺的好處是明顯的。然而，為FPGA供電可能是一個挑戰(zhàn)，而采用根據(jù)電源要求設(shè)計的專用電源管理器件，如MIC68200，將極大地縮短新系統(tǒng)的上市時間。