女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]萊迪思半導(dǎo)體公司近日發(fā)布了其LatticeSCTM系統(tǒng)芯片F(xiàn)PGA系列。該系列在高速應(yīng)用中有著無(wú)以倫比的性能和連通性。LatticeSCFPGA采用富士通的90納米CMOS工藝技術(shù)并用300毫米硅片制造,能夠加速芯片至芯片、芯片至存儲(chǔ)器、

萊迪思半導(dǎo)體公司近日發(fā)布了其LatticeSCTM系統(tǒng)芯片F(xiàn)PGA系列。該系列在高速應(yīng)用中有著無(wú)以倫比的性能和連通性。LatticeSCFPGA采用富士通的90納米CMOS工藝技術(shù)并用300毫米硅片制造,能夠加速芯片至芯片、芯片至存儲(chǔ)器、高速串行、背板及網(wǎng)絡(luò)數(shù)據(jù)通道的連通性,提供“超級(jí)性能”。與LatticeSC器件一起發(fā)布的還有萊迪思的第二代低成本的LatticeECP2系列,也是采用了相同的90納米工藝。

LatticeSC器件中集成了支持3.4Gbps數(shù)據(jù)率的高信道數(shù)的SERDES模塊、提供業(yè)界領(lǐng)先的2Gbps速度的PURESPEED并行I/O、創(chuàng)新的時(shí)鐘管理結(jié)構(gòu)、以500MHz頻率工作的FPGA邏輯、密集的RAM塊以及萊迪思特有的針對(duì)成本優(yōu)化(MACO)的嵌入式結(jié)構(gòu)化ASIC模塊的掩膜式陣列。

“LatticeSCFPGA帶來(lái)了業(yè)界所有可編程邏輯產(chǎn)品中最高的性能和最強(qiáng)大的特性。LatticeSC系列與我們新的低成本LatticeECP2器件、非易失MachXO和LatticeXP器件一起,構(gòu)建了市場(chǎng)上最廣闊、最長(zhǎng)的萊迪思FPGA產(chǎn)品線?!比R迪思公司市場(chǎng)副總裁StanKopec先生說(shuō)道?!癓atticeSC器件被設(shè)計(jì)成針對(duì)高性能基于協(xié)議的連通性的結(jié)構(gòu)?!盞opec補(bǔ)充道?!癓atticeSCFPGA支持一大堆協(xié)議,包括PCIExpress、SerialRapidIO、Ethernet、FibreChannel、SONET/SDH、SPI4.2,以及所有高性能存儲(chǔ)器標(biāo)準(zhǔn),包括DDR2、QDR2及RLDRAM。在一片F(xiàn)PGA中,這樣的創(chuàng)新、集成、對(duì)標(biāo)準(zhǔn)的支持以及速度都是空前的?!盞opec先生總結(jié)道。

LatticeSC:高信道數(shù)的SERDES+flexiPCS
萊迪思FPSC(現(xiàn)場(chǎng)可編程系統(tǒng)芯片)是第一種將SERDES和嵌入式物理編碼子層(PCS)模塊集成在一片F(xiàn)PGA上的可編程邏輯器件。LatticeSC器件引領(lǐng)了新概念:高達(dá)32個(gè)SERDES信道、每個(gè)信道的數(shù)據(jù)率從600Mbps至3.4Gbps。為了支持驅(qū)動(dòng)長(zhǎng)度達(dá)到60英寸的背板應(yīng)用,設(shè)計(jì)者可以使用SERDES內(nèi)置的發(fā)送預(yù)加重及接收均衡特性。

LatticeSCSERDES還具有極低的典型功耗:在3.125Gbps的速率下,100mw/信道。抖動(dòng)指標(biāo):總發(fā)送抖動(dòng)在3.2Gbps速率下為0.29UI,總接收抖動(dòng)容限是0.8UI。此外,LatticeSC器件還具備其它的一些可編程特性,諸如AC/DC耦合以及半速模式,能在用戶實(shí)現(xiàn)設(shè)計(jì)的過(guò)程中為其提供非凡的靈活性。

FlexiPCS模塊可以經(jīng)過(guò)配置來(lái)支持一系列流行的數(shù)據(jù)協(xié)議,包括PCI-Express、1.02或 者2.04GbpsFibreChannel、GigabitEthernet(1000BaseX)、10GigabitEthernet(XAUI)、SerialRapidIO及SONET(STS-12/STS-12c、STS-48/STS-48c和TFI-5,支持10Gbps及以上速率)。FlexiPCS模塊具有最佳的Ethernet和PCIExpress支持,擁有嵌入式的編解碼物理層功能、時(shí)鐘容限補(bǔ)償、CRC發(fā)生/校驗(yàn)及多信道對(duì)齊功能。

萊迪思的創(chuàng)新:低成本優(yōu)化(MACO)的掩膜陣列

雖然結(jié)構(gòu)化的ASIC缺乏FPGA的靈活性,但由于其密度和性能,它們變得越來(lái)越流行。與全定制或者標(biāo)準(zhǔn)單元的ASIC不同,結(jié)構(gòu)化的ASIC設(shè)計(jì)成本要低得多,因?yàn)樗鼈冎粚⒁恍〔糠盅谀び米鞫ㄖ?。萊迪思在每一片LatticeSCFPGA中嵌入了多達(dá)12個(gè)結(jié)構(gòu)化的ASIC模塊,稱為MACO模塊。每個(gè)MACO模塊大約有5萬(wàn)個(gè)ASIC門可用來(lái)實(shí)現(xiàn)需要最高性能、最小硅片面積和最低功耗的知識(shí)產(chǎn)權(quán)(IP)核。MACO模塊還提供充足的至I/O引腳的布線連結(jié)、RAM塊及可編程邏輯塊。
萊迪思計(jì)劃推出一系列LatticeSC器件,它們擁有預(yù)制的、覆蓋許多要求高速連結(jié)的常見(jiàn)應(yīng)用的模塊。預(yù)制的、基于MACO的IP將包含萊迪思創(chuàng)新的flexiMAC多協(xié)議通信引擎,它支持多層協(xié)議,諸如PCIExpress、Ethernet、以及SPI4.2和高速DRAM/SRAM存儲(chǔ)控制器。萊迪思將把這些標(biāo)準(zhǔn)MACOIP功能預(yù)先編程到其LatticeSC系列的特別版本中,稱為M-系列。

LatticeSCPURESPEEDI/O:2Gbps超級(jí)性能和連通性
LatticeSCPURESPEEDI/O支持許多差分和單端I/O標(biāo)準(zhǔn),包括LVTTL、LVCMOS、SSTL、HSTL、GTL+、LVDS、LVPECL和Hypertransport。每個(gè)LatticeSCI/O引腳含有一個(gè)輸入延時(shí)(INDEL)對(duì)齊模塊,該模塊有間隔為40ps的144個(gè)抽頭。對(duì)于高速源同步I/O,PURESPEEDI/O技術(shù)所特有的適應(yīng)輸入邏輯(AIL)模塊能夠?qū)﹂]環(huán)引腳進(jìn)行時(shí)序監(jiān)控。該特性能夠一位一位地動(dòng)態(tài)地保持恰當(dāng)?shù)慕⒑捅3謺r(shí)間裕量。采用這一特性,能夠使設(shè)計(jì)在單個(gè)引腳上精確地支持高達(dá)2Gbps的速度。

LatticeSCFPGA還提供用于SDR、DDR1和DDR2接口的專用的變速箱邏輯。片上的時(shí)鐘分頻器支持變速箱邏輯的時(shí)鐘要求,從而無(wú)需在此情況下使用通用的PLL/DLL資源。

LatticeSCFPGA提供低功耗的內(nèi)部終端電阻(ODT),能夠減小殘存信號(hào)的長(zhǎng)度,從而提高性能。器件上終端電阻的動(dòng)態(tài)切換是自動(dòng)完成的,支持諸如DDR2存儲(chǔ)器等的標(biāo)準(zhǔn)。

FPGA結(jié)構(gòu)和嵌入式塊RAM
LatticeSC器件采用富士通的90納米COMS工藝技術(shù),結(jié)合經(jīng)過(guò)優(yōu)化的邏輯塊和豐富的布線資源,制造出的FPGA結(jié)構(gòu)可輕易地以達(dá)到500MHz的頻率工作(例如:64位地址解碼)。其陣列的基本邏輯元素是可編程功能單元(PFU),可以配置成邏輯、算術(shù)和分布式RAM/ROM功能。PFU分成四個(gè)片段,每個(gè)片段含有兩個(gè)4輸入的SRAM查找表(LUT),外加寄存器。這些片段可以獨(dú)立配置并且能夠串聯(lián),這樣PFU就能完成更大的功能了。該系列的密度范圍從15K到115K個(gè)LUT。

LatticeSC器件提供1至7.8兆位的能夠以500MHz頻率工作的嵌入式RAM塊(EBR)。每個(gè)18Kb的sysMEMEBR塊可以實(shí)現(xiàn)單口、雙口、偽雙口或者FIFO存儲(chǔ)器。專用的FIFO支持邏輯使得LatticeSC器件能夠有效地實(shí)現(xiàn)FIFO而無(wú)需耗費(fèi)LUT或布線資源來(lái)產(chǎn)生標(biāo)志位。

LatticeSCFPGA還集成了具有層次結(jié)構(gòu)的時(shí)鐘資源。與其它器件不同,LatticeSCFPGA既有PLL又有DLL資源,為時(shí)鐘管理問(wèn)題提供了“無(wú)折衷”的解決方案。

針對(duì)低功耗應(yīng)用的1V核電源
LatticeSCFPGA結(jié)構(gòu)具有業(yè)界獨(dú)一無(wú)二的、拓展了工作范圍的電源核,支持1.2V及1V的核Vcc電源。功耗要求很高的用戶可以采用1V電源,從而將FPGA核心電源的功耗降低50%,與此同時(shí),其性能僅僅降低了15%。

FreedomChip成本削減
對(duì)于大批量的應(yīng)用,萊迪思還宣布了針對(duì)其LatticeSC系列的成本削減方法的計(jì)劃。通過(guò)把選定的LatticeSCFPGA設(shè)計(jì)轉(zhuǎn)換到引腳兼容的LatticeFreedomChip,客戶能夠?qū)⑵鋬r(jià)格降低50%。通過(guò)自動(dòng)插入掃描邏輯,能用客戶的網(wǎng)表來(lái)制造低成本的經(jīng)過(guò)測(cè)試的定制芯片,而不需要與傳統(tǒng)的結(jié)構(gòu)化ASIC相伴的艱難的后端設(shè)計(jì)轉(zhuǎn)換。

LatticeSCFPGA的應(yīng)用實(shí)例
LatticeSCFPGA的一個(gè)典型的應(yīng)用是在一個(gè)多重服務(wù)網(wǎng)絡(luò)系統(tǒng)中的通用連通橋。單片LatticeSC器件能夠支持當(dāng)今網(wǎng)絡(luò)中使用的多種數(shù)據(jù)流。為了進(jìn)行流量整形,LatticeSC器件利用嵌入在結(jié)構(gòu)化ASIC模塊中的多個(gè)SPI4.2核,無(wú)縫地實(shí)現(xiàn)與多個(gè)10G網(wǎng)絡(luò)處理器的接口。要緩沖這些更快的線速,需要高速存儲(chǔ)器接口。LatticeSC支持所有最新的存儲(chǔ)器標(biāo)準(zhǔn)。為了與兆兆位的交換結(jié)構(gòu)接口,LatticeSCFPGA最多能夠以32個(gè)SERDES信道來(lái)驅(qū)動(dòng)系統(tǒng)背板,并且支持許多串行標(biāo)準(zhǔn),如SerialRapidIO、SONET/SDH、PCIExpress、Ethernet以及FibreChannel。

設(shè)計(jì)工具及IP支持
ispLEVER®5.1版ServicePack2設(shè)計(jì)工具套件提供對(duì)LatticeSC器件的設(shè)計(jì)支持。ispLEVER工具能讓設(shè)計(jì)者在同一個(gè)軟件包中使用所有萊迪思的數(shù)字器件,并且包含來(lái)自MentorGraphics和Synplicity的仿真及綜合工具。

萊迪思及其IP伙伴將提供大量的IP核,它們特別適用于大批量的應(yīng)用。

價(jià)格及獲取
LFSC25以600Mbps至3.4Gbps的速率工作,擁有8或16個(gè)SERDES信道,取決于封裝選擇。其FPGA結(jié)構(gòu)具有25000個(gè)PFU,1.92兆位的嵌入式RAM塊,以及6個(gè)MACO結(jié)構(gòu)化的ASIC模塊。LFSC25有900引腳的fpBGA和1020引腳的flipchipBGA兩種封裝形式。
 



來(lái)源:零八我的愛(ài)0次

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

近日,一則關(guān)于 AI 算力領(lǐng)域的消息引發(fā)行業(yè)震動(dòng)!據(jù)科技網(wǎng)站 The Information 援引四位知情人士爆料,中國(guó)科技巨頭阿里巴巴與百度已正式將自研芯片應(yīng)用于 AI 大模型訓(xùn)練,打破了此前對(duì)英偉達(dá)芯片的單一依賴。

關(guān)鍵字: AI 算力 阿里 百度 芯片 AI模型

上海2025年9月5日 /美通社/ -- 由上海市經(jīng)濟(jì)和信息化委員會(huì)、上海市發(fā)展和改革委員會(huì)、上海市商務(wù)委員會(huì)、上海市教育委員會(huì)、上海市科學(xué)技術(shù)委員會(huì)指導(dǎo),東浩蘭生(集團(tuán))有限公司主辦,東浩蘭生會(huì)展集團(tuán)上海工業(yè)商務(wù)展覽有...

關(guān)鍵字: 電子 BSP 芯片 自動(dòng)駕駛

9月1日消息,繼小鵬、零跑后,現(xiàn)在小米汽車也宣布了8月的交付量。

關(guān)鍵字: 小米汽車 芯片

當(dāng)?shù)貢r(shí)間 8 月 22 日,美國(guó)芯片制造商英特爾公司宣布與美國(guó)聯(lián)邦政府達(dá)成協(xié)議,后者將向英特爾普通股投資 89 億美元,以每股 20.47 美元的價(jià)格收購(gòu) 4.333 億股英特爾普通股,相當(dāng)于該公司 9.9% 的股份。

關(guān)鍵字: 英特爾 半導(dǎo)體 芯片

在當(dāng)今數(shù)字化時(shí)代,人工智能(AI)和高性能計(jì)算(HPC)的迅猛發(fā)展對(duì) GPU 芯片的性能提出了極高要求。隨著 GPU 計(jì)算密度和功耗的不斷攀升,散熱問(wèn)題成為了制約其性能發(fā)揮的關(guān)鍵因素。傳統(tǒng)的風(fēng)冷方案已難以滿足日益增長(zhǎng)的散...

關(guān)鍵字: 人工智能 高性能計(jì)算 芯片

8月20日消息,博主數(shù)碼閑聊站暗示,9月底大概率只有小米16系列會(huì)亮相,其它驍龍8 Elite 2旗艦、天璣9500旗艦新品都將排到10月份,新機(jī)大亂斗會(huì)在國(guó)慶假期之后開(kāi)始。

關(guān)鍵字: 小米雷軍 芯片

8月21日消息,據(jù)媒體報(bào)道,英偉達(dá)宣布將自研基于3nm工藝的HBM內(nèi)存Base Die,預(yù)計(jì)于2027年下半年進(jìn)入小規(guī)模試產(chǎn)階段,此舉旨在彌補(bǔ)其在HBM領(lǐng)域的技術(shù)與生態(tài)短板。

關(guān)鍵字: 英偉達(dá) 黃仁勛 芯片 顯卡

繼尋求收購(gòu)英特爾10%的股份之后,近日又有消息稱,特朗普政府正在考慮通過(guò)《芯片法案》資金置換股權(quán)的方式,強(qiáng)行收購(gòu)美光、三星、臺(tái)積電三大芯片巨頭的股份。若此舉落地,美國(guó)政府將從“政策扶持者”蛻變?yōu)椤爸苯庸蓶|”,徹底重塑全球...

關(guān)鍵字: 芯片 半導(dǎo)體

在集成電路設(shè)計(jì)流程中,網(wǎng)表作為連接邏輯設(shè)計(jì)與物理實(shí)現(xiàn)的關(guān)鍵橋梁,其分模塊面積統(tǒng)計(jì)對(duì)于芯片性能優(yōu)化、成本控制和資源分配具有重要意義。本文將詳細(xì)介紹如何利用 Python 實(shí)現(xiàn)網(wǎng)表分模塊統(tǒng)計(jì)面積的功能,從網(wǎng)表數(shù)據(jù)解析到面積計(jì)...

關(guān)鍵字: 網(wǎng)表 芯片 分模塊

8月19日消息,封禁4個(gè)多月的H20為何突然又被允許對(duì)華銷售,這其實(shí)是美國(guó)設(shè)計(jì)好的。

關(guān)鍵字: 英偉達(dá) 黃仁勛 芯片 顯卡
關(guān)閉