Chiplet是一種微型集成電路技術(shù)，它代表了半導(dǎo)體設(shè)計和制造的新趨勢。在傳統(tǒng)的單一SoC設(shè)計中，所有的功能都被集成到一塊大型芯片上。相比之下，Chiplet設(shè)計采用了一種模塊化方法，將不同的功能劃分到多個小型芯片上，然后通過高速互聯(lián)技術(shù)將這些芯片組合起來形成完整的系統(tǒng)。

而要實現(xiàn)這些小的模塊（芯粒）之間的高效通信，需要特殊設(shè)計的接口來實現(xiàn)，在保證高速通信的同時還要滿足散熱、應(yīng)力等多種挑戰(zhàn)。而這些特殊設(shè)計的接口通常以IP的形式提供，高速互聯(lián)接口IP必須能夠處理Chiplet之間的大量數(shù)據(jù)傳輸，同時保持低延遲和高帶寬。此外，它們還需要兼容各種不同的制造工藝和設(shè)計標(biāo)準(zhǔn)，以便可以在多種不同的Chiplet配置中使用。

奎芯科技就是我國一家專注在高速互聯(lián)IP和Chiplet領(lǐng)域的公司，在近日召開的ICCAD2023，奎芯科技帶來了其自研互聯(lián)方案M2LINK，以及今年已經(jīng)流片的LPDDR5X的內(nèi)存接口IP?？究萍几笨偛锰祁Ｒ苍诿襟w專訪環(huán)節(jié)接受了我們的采訪，針對Chiplet等話題進(jìn)行了精彩的分享。

Chiplet是大勢所趨

據(jù)唐睿分享，隨著人工智能發(fā)展，芯片需要不斷擴(kuò)大規(guī)模（Scale out）實現(xiàn)算力提升，這是整個大行業(yè)的趨勢，而高速互聯(lián)接口在其中是不可或缺的關(guān)鍵部件。目前奎芯科技已經(jīng)在跟客戶共同研發(fā)一些Chiplet IO Die的產(chǎn)品，預(yù)計是明年推向市場?！白鳛橐粋€新的技術(shù)想打入市場，肯定是要看性價比，而性價比在先進(jìn)工藝上更有所體現(xiàn)?！碧祁Ｕf到，“現(xiàn)在在比較成熟的工藝上采用Chiplet方式肯定會增加一些芯片或者封裝面積的冗余，這些冗余會不會抵消掉性能上或者說其他一些成本上的優(yōu)勢，還不太明確，所以在先進(jìn)工藝上更容易突破，任何一個新的技術(shù)都是這樣，在一些高價值的東西上更容易突破。”

為了促進(jìn)Chiplet生態(tài)發(fā)展，包括設(shè)計、制造與用戶等上下游重要企業(yè)在內(nèi)，共同制定了一個名為UCIE的標(biāo)準(zhǔn)化通信接口，旨在使不同的Chiplet技術(shù)能夠以更標(biāo)準(zhǔn)化、更高效的方式相互連接和通信。這對于構(gòu)建更為復(fù)雜的系統(tǒng)至關(guān)重要，通過提供一個共同的接口標(biāo)準(zhǔn)，鼓勵了不同公司之間的合作，大大降低了芯片設(shè)計者的工作量，有助于推動整個半導(dǎo)體行業(yè)的發(fā)展。

而當(dāng)前奎芯科技已經(jīng)推出了M2LINK的高速互聯(lián)解決方案，就是充分利用了UCIe標(biāo)準(zhǔn)的兼容性而來的。M2LINK是一種專為解決高性能計算中內(nèi)存互聯(lián)問題而設(shè)計的方案，核心在于解耦HBM（高帶寬存儲器）和SoC（系統(tǒng)級芯片）之間的緊密綁定。具體來說，M2LINK的做法是將HBM的接口協(xié)議轉(zhuǎn)化成UCIe（通用計算接口）協(xié)議，并將其封裝成一個標(biāo)準(zhǔn)模組。這樣的設(shè)計允許HBM和SoC之間的距離可以增加到大約2.5公分，從而降低了兩者之間的直接耦合所造成的熱串?dāng)_。采用M2LINK的方案可以給客戶帶來諸多優(yōu)勢，包括主芯片整體成本降低、頻率提升；封裝成本降低，更利于散熱；芯片的內(nèi)存容量和帶寬提升等等。

唐睿表示，基于接口IP的M2LINK系列的Chiplet產(chǎn)品，目前還在和客戶協(xié)同研發(fā)當(dāng)中，主要面向的市場是人工智能訓(xùn)練及推演芯片，主要的優(yōu)勢想進(jìn)一步減少對2.5D先進(jìn)封裝的依賴，也把所謂的內(nèi)存接口從主芯片上分離出去，進(jìn)一步降低主芯片的成本。

產(chǎn)業(yè)發(fā)展前景廣闊

隨著Chiplet產(chǎn)業(yè)向前邁進(jìn)，將進(jìn)一步推動供應(yīng)鏈合作和生態(tài)系統(tǒng)的構(gòu)建。不同的公司包括IP供應(yīng)商、芯片制造商和系統(tǒng)集成商之間，將需要更加緊密地合作?！皩τ谖覀兌宰钇诖氖窍Ｍ蛧鴥?nèi)更多的fabless合作，需要更多的下游客戶去信任國產(chǎn)的IP，國產(chǎn)EDA，來帶動整體上游的發(fā)展，因為我們上游是依賴于下游的?！碧祁１硎镜?。

同時唐睿也表示，當(dāng)前Chiplet還是處于發(fā)展比較早期的階段，Chiplet和IP產(chǎn)業(yè)的并行發(fā)展會存在相當(dāng)長一段時間，就算有一部分IP硬化到Die里面去，這些IP也還是存在的，只是可能不用這么快演進(jìn)到先進(jìn)工藝，所以奎芯科技在Chiplet所需的高速互聯(lián)接口IP領(lǐng)域還大有可為。

而展望未來，奎芯在做足做實各種接口IP的技術(shù)實力的同時，也開始將目光投放到更具增長潛力的汽車電子領(lǐng)域。據(jù)了解，奎芯科技公司整體體系上已經(jīng)過了ISO26262，明年會有一些車規(guī)級的產(chǎn)品上線，把原來一些已經(jīng)做好的IP再做車規(guī)化的改制，針對車規(guī)的溫度、電壓和可靠性的要求做進(jìn)一步的設(shè)計優(yōu)化。

雖然眼下整個芯片行業(yè)處于周期波谷，但目前正逐步恢復(fù)，對于奎芯目前專注的高性能計算領(lǐng)域和汽車電子領(lǐng)域而言，影響并不大。據(jù)唐睿介紹，當(dāng)前奎芯科技做的是先進(jìn)制程的IP，接觸的主要還是算力芯片客戶，明年可能會更多接觸車用芯片客戶。從設(shè)計端來看，這部分客戶的活躍度相當(dāng)高，在今年總體上并未受到大的影響。

結(jié)語

全球?qū)τ诟咝阅苡嬎?、人工智能、物?lián)網(wǎng)和5G等技術(shù)的需求不斷增長，都需要高效的半導(dǎo)體解決方案。隨著晶體管微縮變得越來越困難，可以通過優(yōu)化每個組件的性能來提高整個系統(tǒng)性能的Chiplet技術(shù)成為了業(yè)界追捧的新方向。而在對于各種芯粒的組合和配置的探索過程中，必然離不開高速互聯(lián)接口IP的參與。奎芯科技在IP和Chiplet領(lǐng)域展現(xiàn)出強(qiáng)大的技術(shù)創(chuàng)新能力，將會助力我國在關(guān)鍵技術(shù)領(lǐng)域的自主研發(fā)和創(chuàng)新。