在手機(jī)市場快速發(fā)展的同時，手機(jī)處理器的工藝也在逐漸進(jìn)行提升，從曾經(jīng)的10納米工藝變成了后來的7納米工藝，又或者是變成了5納米工藝和4納米工藝。可以說不僅僅是工藝方面的提升，就連手機(jī)的性能也跟著進(jìn)行了超大幅度的提升，這都讓消費者的日常使用體驗變得非常優(yōu)秀，也讓市場得到了快速發(fā)展。

而且，大多數(shù)手機(jī)處理器目前都采用了臺積電工藝，所以最近一段時間的臺積電傳出了梅開三度的消息，這對于整個手機(jī)市場來說，也很值得期待。

首先是臺積電公布了2納米的消息，也就是和外界公布了未來先進(jìn)制程的路線，稱2納米(N2)采用納米片電晶體(Nanosheet)，以取代使用多年的FinFET(鰭式場效應(yīng)晶體管)。

雖然臺積電版的GAAFET(環(huán)繞柵極晶體管)，微觀結(jié)構(gòu)原理相似，但和三星所采用的晶體管應(yīng)該不會有特別大的差距，甚至可以說只有命名方面的不同。

只不過2納米工藝相比于3納米工藝來說，相同功耗下速度提升10-15%，相同速度下，功耗降低25~30%，晶體管密度只提升了10%，按理來說密度應(yīng)該會提升100%，這次不知道是為什么，以及2025年量產(chǎn)。

其次，臺積電的3納米工藝也帶來了新的好消息，由于臺積電的3納米制程工藝在去年就已開始風(fēng)險試產(chǎn)，目前正按計劃推進(jìn)在下半年量產(chǎn)。

然而說到這里就不得不提下三星工藝，外媒提出的消息是三星在本月才剛剛投入3納米 GAA工藝的試產(chǎn)，這意味著量產(chǎn)最快也要到明年中上旬了，比臺積電晚了一大截。

要知道，三星工藝從去年開始就備受吐槽，今年更是讓高通驍龍換到了臺積電工藝，感覺在市場中的發(fā)展壓力逐漸變大了許多。

記得在12年左右，智能手機(jī)剛剛在我國普及，那時候的人們選擇手機(jī)主要是按照價格來選，能打電話、能聽歌、能拍照就足夠了，什么性能根本不在意也不清楚，因為那時候智能手機(jī)也就是屏幕大點，功能多點上網(wǎng)還快一點，也沒什么大型手游，所以對手機(jī)使用芯片沒什么太大概念。

可以說，手機(jī)芯片是手機(jī)中最重要的，也是手機(jī)中的“心臟”，手機(jī)芯片能力越強(qiáng)，手機(jī)的性能也越強(qiáng)。手機(jī)芯片在手機(jī)中承擔(dān)著手機(jī)的運(yùn)算和存儲的功能，目前在手機(jī)中搭載的主流芯片是蘋果的A系列芯片和華為的麒麟芯片，以及高通的驍龍芯片和聯(lián)發(fā)科的天璣芯片。由此可見，設(shè)計研發(fā)芯片的難度非常大。首先說，手機(jī)芯片與納米工藝有密不可分的關(guān)系。納米其實就是毫米，是一種長度單位，國際單位的符號就是nm。通俗的來說，像大家熟知的蘋果A15仿生芯片是5納米，天璣9000和驍龍8芯片都是5納米的，不過目前最新的手機(jī)芯片制作工藝已經(jīng)來到了4納米，就是即將要在下半年和大家見面的，蘋果A16芯片、高通驍龍8+芯片和天璣9000+芯片。這樣直觀地看，應(yīng)該是納米數(shù)越小，芯片性能就越強(qiáng)。

手機(jī)芯片就是一種集成電路，將電阻、晶體管等元器件集成在一個小平板上，用連接線將這些電子元器件串聯(lián)起來。隨著科技的發(fā)展，通過光刻機(jī)可以將現(xiàn)在的上百億個晶體管都集成在這個小平板上，集成度越高，芯片的運(yùn)算能力也就越強(qiáng)，自然性能也就越強(qiáng)。

和很多東西不同的是，芯片上是越小就越先進(jìn)，所以人們也在不斷追求讓芯片縮小。首先，縮小芯片可以讓手機(jī)降低功耗，手機(jī)的續(xù)航也就更長。另外，還可以節(jié)約材料，降低成本。還能滿足人們對于輕薄的要求，提高便攜性，所以也就是說為什么集成芯片會出現(xiàn)在平板電腦、手機(jī)和精密設(shè)備中。

現(xiàn)在的集成芯片已經(jīng)達(dá)到了4納米，那么很多人就會問莫非集成芯片會逐漸趨于“0”嗎?首先說理論上是可以的，如果按照理論的話，芯片的集成性夸張到難以想象。但實際卻不是，曾經(jīng)人們根據(jù)摩爾定律推測出集成芯片的最多也就是到7納米就會停滯不前，但是逐漸就生產(chǎn)出了7納米、5納米，而且越來越小。但是，要知道納米數(shù)越小，需要研發(fā)的時間和成本也就越長，人們到底需不需要這么精密的集成芯片還是要畫上一個問號的。

在半導(dǎo)體全產(chǎn)業(yè)鏈中，晶圓制造一直發(fā)揮著基礎(chǔ)核心作用。目前，隨著5G、人工智能和物聯(lián)網(wǎng)等技術(shù)不斷發(fā)展，各行各業(yè)對芯片性能和能效要求越來越高。而推動工藝技術(shù)發(fā)展的方式主要有兩種，一個是芯片尺寸縮微縮，一個是硅片直徑增大。由于硅片直徑增大涉及整條生產(chǎn)線設(shè)備更換，制造工藝精進(jìn)微縮當(dāng)前仍是芯片性能持續(xù)提升的主要驅(qū)動力。

無論如何，只要摩爾定律還存在，半導(dǎo)體巨頭勢必會搶占先進(jìn)工藝制高點，其中包括臺積電宣布2022年將支出近300億美元用于2納米、3納米等工藝研發(fā);去年三星宣布2022年量產(chǎn)3納米，2025年量產(chǎn)5納米;英特爾計劃通過2納米制程重回巔峰;而IBM展示的2納米制程也著實驚艷了一小陣。同時，歐洲與日本政府及企業(yè)也寄望通過2納米重振芯片制造。

無疑，全球2納米芯片制程之戰(zhàn)的號角已經(jīng)吹響。但在這場競逐中，各企業(yè)仍主要有“四道坎”需要邁過，包括架構(gòu)技術(shù)、材料、設(shè)備和成本。其中，從目前各大廠公布的技術(shù)來看，GAAFET全柵場效應(yīng)晶體管技術(shù)將會成為2納米芯片研制的主流工藝。而二維材料和一維材料有望成為突破2納米制程研發(fā)的潛力材料。此外，滿足2納米研發(fā)的光刻機(jī)需要2023年開放測試。

作為先進(jìn)工藝的主力推動者，臺積電近年來一直引領(lǐng)行業(yè)發(fā)展，其中包括2018年推出7納米，2020年推出5納米，2022年將如期推出3納米，同時2納米工藝也在推進(jìn)研發(fā)，預(yù)計最快2024年投產(chǎn)。官方資料顯示，與5納米工藝相比，臺積電3納米的晶體管密度達(dá)到每平方毫米2.5億個，在邏輯密度上提升1.7倍，性能提升11%，同等性能下功耗可降低25%-30%。

為了減少生產(chǎn)工具以及客戶設(shè)計的變更，臺積電的3納米將會沿用鰭式場效應(yīng)晶體管(FinFET)架構(gòu)。但隨著工藝節(jié)點發(fā)展到3納米后，晶體管溝道進(jìn)一步縮短，F(xiàn)inFET結(jié)構(gòu)將遭遇量子隧穿效應(yīng)的限制。因此，臺積電據(jù)將在2納米芯片中采用類似全柵場效應(yīng)晶體管(GAAFET)結(jié)構(gòu)?？梢哉f，這一架構(gòu)是FinFET技術(shù)升級版，將能進(jìn)一步提升柵極對溝道電流的控制能力。

顯然，2納米在技術(shù)上革新非常關(guān)鍵。根據(jù)國際器件和系統(tǒng)路線圖(IRDS)規(guī)劃，在2021-2022年以后，F(xiàn)inFET結(jié)構(gòu)將逐步被GAAFET結(jié)構(gòu)所取代。該架構(gòu)即通過更大的閘極接觸面積提升對電晶體導(dǎo)電通道的控制能力，從而降低操作電壓、減少疏漏電流，有效降低芯片運(yùn)算功耗與操作溫度。比如GAAFET技術(shù)將溝道四側(cè)全部包裹，F(xiàn)inFET的柵極僅包裹溝道三側(cè)。