臺(tái)媒稱，三星已決定在3nm率先導(dǎo)入GAA技術(shù)，并宣稱要到2030年超過(guò)臺(tái)積電，取得全球邏輯芯片代工龍頭地位，臺(tái)積電研發(fā)大軍一刻也不敢松懈，積極投入2nm研發(fā)，并獲得技術(shù)重大突破，成功找到切入GAA路徑。

臺(tái)積電負(fù)責(zé)研發(fā)的資深副總經(jīng)理羅唯仁，還為此舉辦慶功宴，感謝研發(fā)工程師全心投入。

臺(tái)積電3nm制程預(yù)計(jì)明年上半年在南科18廠P4廠試產(chǎn)、2022年量產(chǎn)，業(yè)界以此推斷，臺(tái)積電2nm推出時(shí)間將在2023年到2024年間。

臺(tái)積電今年4月曾表示，3nm仍會(huì)沿用FinFET(鰭式場(chǎng)效應(yīng)晶體管)技術(shù)，主要考慮是客戶在導(dǎo)入5nm制程后，采用同樣的設(shè)計(jì)即可導(dǎo)入3nm制程，可以持續(xù)帶給客戶有成本競(jìng)爭(zhēng)力、效能表現(xiàn)佳的產(chǎn)品 。

12月22日，中國(guó)集成電路設(shè)計(jì)業(yè)2021年會(huì)暨無(wú)錫集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇(ICCAD 2021)舉行。據(jù)媒體報(bào)道，會(huì)上，臺(tái)積電南京公司總經(jīng)理羅鎮(zhèn)球表示，臺(tái)積電將于明年3月推出5nm汽車電子工藝平臺(tái)，汽車工藝產(chǎn)品會(huì)符合所有汽車安全規(guī)則。

同時(shí)，他還透露，臺(tái)積電將在2nm節(jié)點(diǎn)推出Nanosheet/Nanowire的晶體管架構(gòu)并采用新的材料。羅鎮(zhèn)球最后表示臺(tái)積電從今年開始大幅提升資本開支，在2021年-2023年，會(huì)在已擴(kuò)產(chǎn)的基礎(chǔ)上投資超過(guò)1000億美元。Nanosheet/Nanowire晶體管應(yīng)該取代的是FinFET(鰭式場(chǎng)效應(yīng)晶體管)，不同于三星在3nm上直接上馬GAA(環(huán)繞柵極晶體管)，臺(tái)積電3nm(至少第一代)仍延續(xù)FinFET。

資料顯示，F(xiàn)inFET(又稱3D晶體管)系華人教授胡正明于1999年發(fā)明，他出生于北京豆芽菜胡同，曾任臺(tái)積電首席技術(shù)官。FinFET第一代由Intel在2012年的22nm節(jié)點(diǎn)應(yīng)用量產(chǎn)，當(dāng)時(shí)臺(tái)積電、三星還停留在28nm工藝。直到Bulk CMOS工藝技術(shù)在20nm走到盡頭之后，胡教授發(fā)明的FinFET和FD-SOI工藝得以使三星/臺(tái)積電的14nm/16nm延續(xù)摩爾定律傳奇至今。

同時(shí)，他還透露，臺(tái)積電將在2nm節(jié)點(diǎn)推出Nanosheet/Nanowire的晶體管架構(gòu)并采用新的材料。

羅鎮(zhèn)球最后表示臺(tái)積電從今年開始大幅提升資本開支，在2021年-2023年，會(huì)在已擴(kuò)產(chǎn)的基礎(chǔ)上投資超過(guò)1000億美元。

Nanosheet/Nanowire晶體管應(yīng)該取代的是FinFET(鰭式場(chǎng)效應(yīng)晶體管)，不同于三星在3nm上直接上馬GAA(環(huán)繞柵極晶體管)，臺(tái)積電3nm(至少第一代)仍延續(xù)FinFET。

資料顯示，F(xiàn)inFET(又稱3D晶體管)系華人教授胡正明于1999年發(fā)明，他出生于北京豆芽菜胡同，曾任臺(tái)積電首席技術(shù)官。FinFET第一代由Intel在2012年的22nm節(jié)點(diǎn)應(yīng)用量產(chǎn)，當(dāng)時(shí)臺(tái)積電、三星還停留在28nm工藝。

直到Bulk CMOS工藝技術(shù)在20nm走到盡頭之后，胡教授發(fā)明的FinFET和FD-SOI工藝得以使三星/臺(tái)積電的14nm/16nm延續(xù)摩爾定律傳奇至今。

半導(dǎo)體制造公司臺(tái)積電(TSMC)在2nm半導(dǎo)體制造節(jié)點(diǎn)的研發(fā)方面取得了重要突破。這一突破性的報(bào)告已經(jīng)浮出水面，負(fù)責(zé)為全球各種大小公司提供處理器和其他芯片的臺(tái)積電也有望在2023年中期進(jìn)入該工藝的試生產(chǎn)階段，并于一年后開始批量生產(chǎn)。

目前，臺(tái)積電的最新制造節(jié)點(diǎn)是其第一代5納米工藝，該工藝將用于為2020年蘋果旗艦智能手機(jī)構(gòu)建處理器。通俗地講，“節(jié)點(diǎn)”指的是晶體管“鰭”的尺寸測(cè)量。當(dāng)今的處理器由數(shù)十億個(gè)這樣的鰭組成，這些鰭使計(jì)算能夠達(dá)到無(wú)與倫比的復(fù)雜性，降低成本和性能。

與“ FinFET”(鰭式場(chǎng)效應(yīng)晶體管)相反，該術(shù)語(yǔ)用來(lái)描述由臺(tái)積電和韓國(guó)Chaebol三星電子的三星代工部門制造的產(chǎn)品上的晶體管設(shè)計(jì)，而臺(tái)積電的2nm工藝將采用差分晶體管設(shè)計(jì)。該設(shè)計(jì)被稱為多橋溝道場(chǎng)效應(yīng)(MBCFET)晶體管，它是對(duì)先前FinFET設(shè)計(jì)的補(bǔ)充。

FinFET設(shè)計(jì)涉及三個(gè)基本要素。它們是源極，柵極和漏極，電子從源極流向晶粒，而柵極則調(diào)節(jié)著這種流動(dòng)。FinFET之前的設(shè)計(jì)涉及僅在水平軸上制造源極和漏極，即它們與所討論的芯片一起平放。

FinFET的創(chuàng)新方法將源極和漏極都提高了三維尺寸(即垂直)，因此，它允許更多的電子通過(guò)柵極，從而減少了泄漏并降低了工作電壓。臺(tái)積電決定將MBCFET設(shè)計(jì)用于其晶體管并不是晶圓代工廠第一次作出這一決定。三星于去年4月宣布了其3nm制造工藝的設(shè)計(jì)，該公司的MBCFET設(shè)計(jì)是對(duì)2017年與IBM共同開發(fā)和推出的 GAAFET晶體管的改進(jìn)。三星的MBCFET與GAAFET相比，使用了納米片源極和漏極(通道)，前者使用納米線，這增加了可用于傳導(dǎo)的表面積，更重要的是，它允許設(shè)計(jì)人員在不增加橫向表面積的情況下向晶體管添加更多的柵極。