互聯(lián)網(wǎng)基礎(chǔ)設(shè)施應(yīng)用領(lǐng)域中高性能時鐘解決方案的領(lǐng)先供應(yīng)商Silicon Labs(芯科科技有限公司，NASDAQ：SLAB)今日宣布推出業(yè)界具備最高性能和成本效益的分組數(shù)據(jù)包交換網(wǎng)絡(luò)同步時鐘IC。新型的Si5348時鐘IC是高集成度的符合標(biāo)準(zhǔn)的解決方案，擁有最好的抖動性能、業(yè)內(nèi)最小尺寸和最低功耗。Si5348時鐘IC使得硬件設(shè)計人員能夠為Synchronous Ethernet(SyncE)、IEEE 1588v2、以及無線和電信基礎(chǔ)設(shè)施、寬帶網(wǎng)絡(luò)(例如G.fast DSL和PON)、數(shù)據(jù)中心應(yīng)用中的通用頻率變換提供理想的“片上時鐘樹”解決方案。

新型Si5348時鐘IC支持互聯(lián)網(wǎng)基礎(chǔ)設(shè)施中普遍采用的SyncE和IEEE 1588網(wǎng)絡(luò)同步

SyncE和IEEE 1588已經(jīng)成為越來越受歡迎的實現(xiàn)分組數(shù)據(jù)包交換網(wǎng)絡(luò)同步的方法。隨著這些技術(shù)的日益普及，網(wǎng)絡(luò)設(shè)備設(shè)計人員苛求更加靈活、更具成本效益的時鐘解決方案，并且易于集成到現(xiàn)有的硬件架構(gòu)之中。傳統(tǒng)的網(wǎng)絡(luò)同步時鐘通常采用從傳統(tǒng)Stratum 3時鐘IC發(fā)展而來的較僵化的同步時鐘芯片架構(gòu)，它并沒有針對芯片封裝尺寸、功耗、性能而優(yōu)化。

與傳統(tǒng)同步時鐘方案相比，Si5348時鐘方案的封裝尺寸減少50%，功耗降低35%，抖動降低80%。這些優(yōu)勢使硬件設(shè)計人員能夠簡化分組網(wǎng)絡(luò)同步設(shè)計的難度，同時提高系統(tǒng)的性能。Si5348架構(gòu)采用Silicon Labs經(jīng)過市場驗證的第四代DSPLL®技術(shù)，提供最佳抖動性能的時鐘解決方案，完全滿足IEEE 1588、SyncE和Stratum3時鐘需求，使得該芯片能夠被廣泛用于各類時鐘卡和線卡的時鐘架構(gòu)的應(yīng)用。此外，Si5348時鐘的設(shè)計也容易與運(yùn)行在外部主機(jī)處理器上的IEEE 1588軟件進(jìn)行互操作，進(jìn)一步簡化了系統(tǒng)集成難度。

Silicon Labs時鐘產(chǎn)品營銷總監(jiān)James Wilson表示：“當(dāng)前，網(wǎng)絡(luò)正在從電路交換系統(tǒng)轉(zhuǎn)換到分組數(shù)據(jù)包交換系統(tǒng)，以便提高效率、靈活性和成本效益。隨著SyncE和IEEE 1588的廣泛采用，設(shè)備制造商正在尋求一些解決方案，這些解決方案可以使成本最小化，以及降低在設(shè)計中添加分組數(shù)據(jù)包交換網(wǎng)絡(luò)同步的復(fù)雜度。Silicon Labs新型的Si5348分組網(wǎng)絡(luò)同步時鐘能夠提供最佳的抖動性能、頻率靈活性、能效和尺寸，使得硬件設(shè)計人員能夠采用片上時鐘樹解決方案優(yōu)化產(chǎn)品設(shè)計。”

在分組數(shù)據(jù)包時鐘應(yīng)用中，高穩(wěn)定性的振蕩器在定義頻率、定時和相位精確度等網(wǎng)絡(luò)整體性能方面起到關(guān)鍵性的作用。網(wǎng)絡(luò)拓?fù)渫ǔ付ňW(wǎng)絡(luò)中各節(jié)點(diǎn)所需的溫控晶體振蕩器(TCXO)或恒溫晶體振蕩器(OCXO)類型。Si5348時鐘支持通用的參考時鐘輸入端口，這使得該芯片能夠與任何頻率TCXO/OCXO搭配使用。

作為Si5348產(chǎn)品開發(fā)的一部分，Silicon Labs已經(jīng)與Rakon合作推出了用于各類SyncE和IEEE 1588應(yīng)用的綜合解決方案。Rakon公司應(yīng)用營銷經(jīng)理Ullas Kumar表示：“Rakon為SyncE和IEEE 1588應(yīng)用提供業(yè)內(nèi)最廣泛的TCXO和OCXO產(chǎn)品組合。通過與Silicon Labs合作，我們?yōu)榭蛻籼峁┠軌蜉p松優(yōu)化應(yīng)用的定時解決方案，兼具優(yōu)異的頻率、穩(wěn)定性、壽命和成本，同時確保與MTIE和TDEV所需ITU-T規(guī)范的兼容性。”