測試成本已成為芯片設(shè)計的一個主要問題，相信這一點沒有人會提出質(zhì)疑。但真正讓人不解的是這個問題的嚴(yán)重性，不僅因為測試成本在某些系統(tǒng)級芯片設(shè)計中已是芯片成本最大組成部分，而且有些設(shè)計經(jīng)過判定后發(fā)現(xiàn)是不可能測試的?，F(xiàn)在我們開始看到，隨著工藝的發(fā)展，可能會導(dǎo)致某些可測性設(shè)計技術(shù)失去作用。

業(yè)界正在從幾個方面奮力扭轉(zhuǎn)這一局勢。首先是掃描，幾年前它還是一種有爭議的技術(shù)，而現(xiàn)在幾乎已經(jīng)普及了；其次，人們也逐漸認(rèn)識到用功能測試儀做完整測試既沒有時間又常常根本無法進(jìn)行，因此各種內(nèi)置自測試(BIST)技術(shù)開始成為主流；第三，受BIST發(fā)展的影響，新一代低成本測試儀開始走向市場，有望大幅度削減批量測試的投資成本，同時提高故障覆蓋率。

但即便將這些措施合起來就夠了嗎？業(yè)界很多人士并不這么認(rèn)為。在更多時候，不僅僅是可測性設(shè)計，還包括可測性結(jié)構(gòu)，對設(shè)計人員來說都會成為同現(xiàn)在的功能驗證及時序收斂一樣深奧的問題。

從掃描開始

掃描鏈插入一直是測試方案的第一道防線。掃描鏈一般在門級參與到設(shè)計中，除了掃描控制邏輯模塊之外，它對RTL模型是透明的。插入之后可以提供邏輯塊隔離方法，將輸入改為已知狀態(tài)，向模塊提供時鐘并記錄輸出結(jié)果。如果做得好的話，掃描可以取得非常高的故障覆蓋率，至少對反復(fù)出現(xiàn)的故障是這樣。然后更重要的是，掃描只要求對芯片做串行輸入輸出，這樣通常有四線接口就足夠了。
但是掃描也有很多問題，最明顯的是對待測模塊選擇什么輸入模式。Mentor Graphics公司DFT產(chǎn)品經(jīng)理Greg Aldrich表示，這個問題的本質(zhì)實際上就是測試所采用的主要策略。掃描鏈原先是用來向邏輯模塊施加功能測試矢量，并假定如果邏輯模塊工作正常它就不會受到破壞。但隨著復(fù)雜程度增加，功能模板越來越明顯地感到既不好也不夠，它需要結(jié)構(gòu)化即來自于邏輯模塊的拓?fù)浣Y(jié)構(gòu)，而不是預(yù)定行為特性。

Aldrich認(rèn)為：“從功能測試到結(jié)構(gòu)測試的轉(zhuǎn)變是現(xiàn)在的一個大問題，即使采用結(jié)構(gòu)掃描測試的設(shè)計經(jīng)常也要恢復(fù)到功能向量以進(jìn)行高速測試，這點需要改變，而改變又將會影響模塊如何設(shè)計以及如何選擇矢量。”

掃描的另一個問題是串行測試接口流入流出的數(shù)據(jù)量。對付這個難點的方法很簡單：先把模板壓縮，送到掃描鏈之前在片上進(jìn)行擴(kuò)展，然后離開芯片之前壓縮輸出。Mentor Graphics發(fā)布了RTL軟件包和支持這種做法的軟件，RTL模塊利用專用算法進(jìn)行壓縮和擴(kuò)展，每個掃描鏈只需要約20個門。據(jù)產(chǎn)品推廣經(jīng)理 David Stannard介紹，它能夠?qū)崿F(xiàn)約10：1壓縮比。

BIST正在普及

還有一個能解決該問題但需要更多設(shè)計人員的復(fù)雜辦法是將電路做進(jìn)每個邏輯模塊里，生成測試模板并就在上面檢查結(jié)果，換言之即是BIST。BIST一直用于片上存儲器結(jié)構(gòu)，但隨著邏輯模塊越來越復(fù)雜速度越來越快，BIST也成為邏輯模塊必須遵循的要求。

這種轉(zhuǎn)變似乎不費腦筋，即增加少量傳統(tǒng)邏輯，大幅提高測試速度，但早期情況不是這樣。華騰(SynTest)科技公司總裁兼CEO王榮騰博士解釋說：“邏輯模塊的內(nèi)部頻率對外置測試儀太高，同時也太復(fù)雜，不能把所有信號引出，這些因素都驅(qū)使人們?nèi)L試BIST。但是早期BIST技術(shù)強(qiáng)加了許多設(shè)計人員認(rèn)為不可能做到的時間限制，技術(shù)問題導(dǎo)致很多人認(rèn)為BIST本身是一個不好的選擇，慶幸的是現(xiàn)代技術(shù)已解決了這些問題。”

的確很慶幸，因為傳統(tǒng)技術(shù)即將失去用途，LogicVisio公司副總裁Mukesh Mowji認(rèn)為：“現(xiàn)有的方法已不適用于千萬門級設(shè)計，市面的測試儀每個售價已經(jīng)達(dá)到400萬～600萬美元，而且落后于片上時鐘速率。你得分割測試工作以使芯片處理非常復(fù)雜的高速任務(wù)，測試儀正在更多扮演命令和控制的角色。”

這對于邏輯塊(至少對某些邏輯塊)是件好事。供應(yīng)商們承認(rèn)，異步電路方法還沒有得到很好開發(fā)，問題更多是時鐘、功率刻度和每個人都喜歡的模擬模塊之類。Mowji表示，多數(shù)供應(yīng)商認(rèn)為時鐘、電源和專用 I/O單元仍然需要外置測試儀，而一些快速I/O和PLL只需使用智能數(shù)字技術(shù)而與其它不同。

但模擬是另一回事。 Fluence技術(shù)公司通過從模擬模塊的輸出提出電壓直方圖，為PLL、DAC和其它普通模塊開發(fā)出一種BIST技術(shù)，該技術(shù)與數(shù)字測試中的信號分析有關(guān)，它假定有故障電路的直方圖與正確電路的不同。這的確是個很好的想法，同樣重要的是，它可使模擬模塊的BIST利用普通掃描接口接收命令并報告結(jié)果，這樣測試儀就無需模擬能力。由于直方圖成型電路置于片上，因此芯片越快數(shù)據(jù)采樣越快，產(chǎn)品推廣經(jīng)理Jon Turino認(rèn)為，工藝技術(shù)無法越過BIST電路的范圍。

BIST供應(yīng)商表示，最大的問題不是技術(shù)上的而是設(shè)計人員的態(tài)度。BIST即使在寄存器轉(zhuǎn)換級上要求的新設(shè)計規(guī)則再少，它也的確要增加一些新思維方式，門級設(shè)計人員不能離開這種思維而進(jìn)行離線處理，這也是掃描插入經(jīng)常采用的方式。

BIST結(jié)構(gòu)要在RTL時間內(nèi)裝入，主要任務(wù)是讓設(shè)計項目經(jīng)理接受對設(shè)計成本的要求并考慮采用新方法，不過迄今還沒有什么方法能做到。

變化趨勢

在測試上的投資回報越來越大，為了應(yīng)對測試成本上升和BIST技術(shù)普及，測試儀器業(yè)本身也在變革，老的測試設(shè)備生產(chǎn)商和新興企業(yè)都在為大量采用BIST的應(yīng)用開發(fā)新型測試儀。

Synopsys 公司DFT經(jīng)理David Hsu卻認(rèn)為，新機(jī)器提供的只不過是電源、時鐘和掃描鏈連接，但測試儀器供應(yīng)商表示還有更多改變。Schlumberger公司戰(zhàn)略營銷經(jīng)理Rudy Garcia指出：“我們希望新一代測試儀售價能在50萬美元以下，而不是現(xiàn)在的300萬以上。”但他也看到了另一個關(guān)鍵變化，隨著測試儀功能降低，測試儀必須接觸芯片的觸點數(shù)量和對多個芯片進(jìn)行并行測試的機(jī)會將大幅度減少，測試重心正從封裝好的芯片轉(zhuǎn)移到晶圓上。

帶有BIST功能的測試儀能夠一次性在大量裸片上檢查掃描鏈觸點、時鐘和電源線，并在每個裸片上執(zhí)行多個BIST序列，在晶圓上完成很多生產(chǎn)測試工作，其節(jié)約是顯而易見的。

但是問題依然存在，其中之一是如何分析數(shù)據(jù)。傳統(tǒng)掃描和BIST技術(shù)收集到輸出模板后，或者與參考模板比較或者用它們完成診斷數(shù)據(jù)，這對反復(fù)出現(xiàn)的問題很有用，但隨著圖形越來越細(xì)，故障將不會那么明顯。

Garcia警告說：“到0.1微米，我們的問題將真的多起來。橋接缺陷越來越司空見慣，像100kΩ這樣無關(guān)緊要的橋接缺陷在高速測試時看起來和延遲缺陷一樣，舊的那些反復(fù)出現(xiàn)的故障和線與故障模型完全不夠，更不要提非橋接原因而引起的交流耦合故障。”

Schlumberger用Sematech參考設(shè)計收集到的數(shù)據(jù)表明，對付深亞微米最有力的武器是Iddq。這種技術(shù)仔細(xì)選擇一組模板送到模塊輸入端，然后測量Idd并與參考值比較，它對發(fā)現(xiàn)不同的故障效果非常好。

但是它需要知道非常詳盡的電路細(xì)節(jié)，以便了解失效對電源電流的影響；另外它假設(shè)Idd很小足以測量非常細(xì)小的變化。Garcia在此告誡道：“漏電流會提高Idd，這使我們查找錯誤就像大海撈針一樣。在DAC會議上已有設(shè)計師介紹靜態(tài)電流大于動態(tài)電流的SoC。”

不會有什么奇跡發(fā)生，不過可以肯定的是人們對芯片結(jié)構(gòu)測試策略和設(shè)計人員(可能還包括在定義要求時參與設(shè)計的前端測試設(shè)計專家)將有更多認(rèn)識。JTAG還有很長的路要走。