IC制造技術(shù)關(guān)注特殊工藝 需強化產(chǎn)業(yè)鏈合作
[導(dǎo)讀]如今，IC制造技術(shù)進步的代價越來越大，產(chǎn)業(yè)鏈各方必須通力協(xié)作以降低技術(shù)創(chuàng)新的成本。本土企業(yè)在技術(shù)創(chuàng)新的道路上，必須針對自身的實際情況，選擇適合自己的發(fā)展策略。近年來，全球0.16微米以下工藝產(chǎn)能迅速增長。中
如今，IC制造技術(shù)進步的代價越來越大，產(chǎn)業(yè)鏈各方必須通力協(xié)作以降低技術(shù)創(chuàng)新的成本。本土企業(yè)在技術(shù)創(chuàng)新的道路上，必須針對自身的實際情況，選擇適合自己的發(fā)展策略。
近年來，全球0.16微米以下工藝產(chǎn)能迅速增長。中國半導(dǎo)體行業(yè)協(xié)會的統(tǒng)計數(shù)字顯示，從2003年第一季度到2007年第三季度，0.16微米以下工藝產(chǎn)能由24.8萬片/周增至123.7萬片/周。為縮短與國際先進企業(yè)在技術(shù)上的差距，持續(xù)投資以增強創(chuàng)新能力是本土集成電路制造企業(yè)的必然選擇。
制造工藝向高端發(fā)展
集成電路的技術(shù)水平通常用微細(xì)加工精度和芯片集成度來衡量，前者是就工藝水平而言，后者是指單一芯片中所含有的晶體管數(shù)量。目前，世界集成電路大生產(chǎn)水平最高已經(jīng)達到45納米，而主流大生產(chǎn)線的技術(shù)水平為90納米，存儲器與CPU(中央處理器)的主流制造技術(shù)已經(jīng)分別達到70納米和65納米水平。
新的集成電路制造技術(shù)包括浸液式光刻、銅互連及低k(介電常數(shù))介質(zhì)材料等，盡管存在大量的挑戰(zhàn)，但新技術(shù)基本上能與工業(yè)發(fā)展同步前進。業(yè)界已經(jīng)確信193納米浸液式光刻在65納米及45納米技術(shù)中已取得全面成功。浸液式光刻
已經(jīng)順利地渡過45納米工藝技術(shù)，而對于下一步32納米技術(shù)，是繼續(xù)發(fā)展大數(shù)值孔徑的浸液式光刻技術(shù)，還是采用EUV(極紫外)技術(shù)目前尚難下定論。
2006年1月，英特爾展示一顆實驗性45納米工藝靜態(tài)SRAM(靜態(tài)隨機存儲器)芯片，該芯片上面是緩存、中間是輸入輸出等功能電路、下面是測試器，晶體管總數(shù)超過10億。2007年11月，英特爾又發(fā)布了采用45納米工藝、基于高k金屬柵技術(shù)的高端處理器芯片，這標(biāo)志著45納米產(chǎn)品正式投入商用。美國應(yīng)用材料公司高級顧問莫大康告訴《中國電子報》記者：“在晶體管工藝制造中采用二氧化硅作為柵極絕緣材料，實質(zhì)上已逼近物理極限。英特爾選擇在45納米節(jié)點采用高k介質(zhì)及金屬柵材料，使用一種全新的CMOS(互補型金屬-氧化物-半導(dǎo)體)工藝制程結(jié)構(gòu)，可能由此直接打開通向32納米及22納米的道路。”
技術(shù)創(chuàng)新需多方合作
如今，半導(dǎo)體產(chǎn)業(yè)垂直分工日益細(xì)化，晶圓代工廠與IC設(shè)計公司彼此間的領(lǐng)域劃分也相當(dāng)分明。工藝制程技術(shù)的檔次越高，集成電路產(chǎn)品設(shè)計與制造、封測各環(huán)節(jié)之間的關(guān)聯(lián)性、協(xié)同性要求也就越高。先進工藝需要設(shè)計公司、晶圓廠共同定義工藝要求，并將產(chǎn)品參數(shù)優(yōu)化放到首位。據(jù)莫大康先生透露，在45納米節(jié)點，單個產(chǎn)品的設(shè)計成本高達2000萬美元至5000萬美元，一套掩模的費用將達900萬美元。所有這些使得設(shè)計的研發(fā)風(fēng)險逐漸提高，促使Fabless(無工廠)模式不斷進步和發(fā)展，最大變化在于Fabless與代工廠在工藝上的合作更加緊密。
為了在IC設(shè)計與制造之間架起一座橋梁，提高集成電路的生產(chǎn)效率和良率，降低生產(chǎn)成本，縮短產(chǎn)品上市時間，DFM(可制造性設(shè)計)應(yīng)運而生。中芯國際集成電路制造(上海)有限公司可量產(chǎn)設(shè)計及制程模擬處張立夫處長表示，當(dāng)器件特征尺寸小于100納米時，要開發(fā)出成熟的新工藝并使產(chǎn)品生產(chǎn)達到穩(wěn)定的良率，需耗時數(shù)年、耗資數(shù)十億美元，因此DFM就顯得尤為必要。DFM對晶圓代工廠提出了更高的要求，張立夫指出：“晶圓代工廠不僅要在DFM流程的前期就向IC設(shè)計公司提出可制造的解決方案，還應(yīng)該與設(shè)計公司合作，參與DFM流程的制定。”
EDA(電子設(shè)計自動化)工具供應(yīng)商也與代工廠形成更緊密的關(guān)系。EDA工具供應(yīng)商必須與代工廠一起工作才能開發(fā)出更好的具有可制造性IC設(shè)計工具。與此同時，他們也必須與芯片設(shè)計公司一起工作以開發(fā)出能縮短設(shè)計周期和改進性能的工具。
客戶也必須在前期付出相當(dāng)大的努力來確保他們選擇的代工廠擁有EDA工具合作伙伴、單元庫和能滿足項目需要的其他合作伙伴?？蛻襞c代工廠之間的對話開始得越早，設(shè)計成功的機會就越大。
國內(nèi)企業(yè)強調(diào)自身特色
國內(nèi)IC制造企業(yè)由于實力相對較弱，因此在技術(shù)創(chuàng)新過程中選準(zhǔn)突破口就顯得尤為重要，市場前景、研發(fā)成本等因素都值得慎重考慮。
與標(biāo)準(zhǔn)CMOS工藝相比，特殊工藝所受到的降低特征尺寸的壓力較小，研發(fā)與生產(chǎn)成本也相對較低，因此頗受本土集成電路制造企業(yè)的關(guān)注。華虹NEC市場部總經(jīng)理姚澤強告訴本報記者，面對不同的市場需求，華虹NEC將更加關(guān)注嵌入式技術(shù)、BCD(雙極-CMOS-DMOS)技術(shù)、射頻技術(shù)、高壓技術(shù)以及邏輯技術(shù)等領(lǐng)域。華虹NEC針對市場對微處理器、通信類、消費類和智能卡等IC產(chǎn)品的需求，開發(fā)了性價比較高的0.25微米CMOS工藝技術(shù)平臺，集成了領(lǐng)先的閃存技術(shù)，為SoC(系統(tǒng)級芯片)產(chǎn)品提供了大容量的程序存儲空間。此外，華虹NEC開發(fā)了針對SoC產(chǎn)品的IP(集成電路知識產(chǎn)權(quán))資料庫，創(chuàng)新性地為客戶提供特定IC產(chǎn)品的IP整體解決方案，解決了IC產(chǎn)品設(shè)計階段眾多IP的集成困難，縮短了產(chǎn)品的開發(fā)周期，提高了產(chǎn)品的開發(fā)成功率。
和艦科技以現(xiàn)有的工藝平臺為基礎(chǔ)，通過集成創(chuàng)新開發(fā)出更先進的生產(chǎn)工藝，在其0.18微米CMOS工藝平臺的基礎(chǔ)上開發(fā)了0.162微米工藝，具有低成本、工藝成熟的優(yōu)點，并填補了中國IC制造廠在該領(lǐng)域的空白。
功率半導(dǎo)體器件也是國內(nèi)企業(yè)關(guān)注的重點。一方面，隨著消費電子產(chǎn)品、移動通信產(chǎn)品等功能的日益多樣化，電源管理已經(jīng)成為越來越重要的設(shè)計挑戰(zhàn);另一方面，隨著功率器件技術(shù)向大功率、高電流密度、高耐壓方向發(fā)展，在電動自行車，電動工具，汽車電子等方面越來越多地引入功率半導(dǎo)體器件。以華虹NEC的大功率MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)模塊工藝為例，該技術(shù)克服了以短溝效應(yīng)為首的等比例縮小所帶來一系列問題，同時，成功將肖特基二極管屏蔽柵電容結(jié)構(gòu)的MOSFET防靜電保護二極管瞬態(tài)電壓鉗制單元集成到現(xiàn)有電源管理模塊中，大大豐富了工藝子平臺的多樣性和模塊整體的功能。
近年來，全球0.16微米以下工藝產(chǎn)能迅速增長。中國半導(dǎo)體行業(yè)協(xié)會的統(tǒng)計數(shù)字顯示，從2003年第一季度到2007年第三季度，0.16微米以下工藝產(chǎn)能由24.8萬片/周增至123.7萬片/周。為縮短與國際先進企業(yè)在技術(shù)上的差距，持續(xù)投資以增強創(chuàng)新能力是本土集成電路制造企業(yè)的必然選擇。
制造工藝向高端發(fā)展
集成電路的技術(shù)水平通常用微細(xì)加工精度和芯片集成度來衡量，前者是就工藝水平而言，后者是指單一芯片中所含有的晶體管數(shù)量。目前，世界集成電路大生產(chǎn)水平最高已經(jīng)達到45納米，而主流大生產(chǎn)線的技術(shù)水平為90納米，存儲器與CPU(中央處理器)的主流制造技術(shù)已經(jīng)分別達到70納米和65納米水平。
新的集成電路制造技術(shù)包括浸液式光刻、銅互連及低k(介電常數(shù))介質(zhì)材料等，盡管存在大量的挑戰(zhàn)，但新技術(shù)基本上能與工業(yè)發(fā)展同步前進。業(yè)界已經(jīng)確信193納米浸液式光刻在65納米及45納米技術(shù)中已取得全面成功。浸液式光刻
已經(jīng)順利地渡過45納米工藝技術(shù)，而對于下一步32納米技術(shù)，是繼續(xù)發(fā)展大數(shù)值孔徑的浸液式光刻技術(shù)，還是采用EUV(極紫外)技術(shù)目前尚難下定論。
2006年1月，英特爾展示一顆實驗性45納米工藝靜態(tài)SRAM(靜態(tài)隨機存儲器)芯片，該芯片上面是緩存、中間是輸入輸出等功能電路、下面是測試器，晶體管總數(shù)超過10億。2007年11月，英特爾又發(fā)布了采用45納米工藝、基于高k金屬柵技術(shù)的高端處理器芯片，這標(biāo)志著45納米產(chǎn)品正式投入商用。美國應(yīng)用材料公司高級顧問莫大康告訴《中國電子報》記者：“在晶體管工藝制造中采用二氧化硅作為柵極絕緣材料，實質(zhì)上已逼近物理極限。英特爾選擇在45納米節(jié)點采用高k介質(zhì)及金屬柵材料，使用一種全新的CMOS(互補型金屬-氧化物-半導(dǎo)體)工藝制程結(jié)構(gòu)，可能由此直接打開通向32納米及22納米的道路。”
技術(shù)創(chuàng)新需多方合作
如今，半導(dǎo)體產(chǎn)業(yè)垂直分工日益細(xì)化，晶圓代工廠與IC設(shè)計公司彼此間的領(lǐng)域劃分也相當(dāng)分明。工藝制程技術(shù)的檔次越高，集成電路產(chǎn)品設(shè)計與制造、封測各環(huán)節(jié)之間的關(guān)聯(lián)性、協(xié)同性要求也就越高。先進工藝需要設(shè)計公司、晶圓廠共同定義工藝要求，并將產(chǎn)品參數(shù)優(yōu)化放到首位。據(jù)莫大康先生透露，在45納米節(jié)點，單個產(chǎn)品的設(shè)計成本高達2000萬美元至5000萬美元，一套掩模的費用將達900萬美元。所有這些使得設(shè)計的研發(fā)風(fēng)險逐漸提高，促使Fabless(無工廠)模式不斷進步和發(fā)展，最大變化在于Fabless與代工廠在工藝上的合作更加緊密。
為了在IC設(shè)計與制造之間架起一座橋梁，提高集成電路的生產(chǎn)效率和良率，降低生產(chǎn)成本，縮短產(chǎn)品上市時間，DFM(可制造性設(shè)計)應(yīng)運而生。中芯國際集成電路制造(上海)有限公司可量產(chǎn)設(shè)計及制程模擬處張立夫處長表示，當(dāng)器件特征尺寸小于100納米時，要開發(fā)出成熟的新工藝并使產(chǎn)品生產(chǎn)達到穩(wěn)定的良率，需耗時數(shù)年、耗資數(shù)十億美元，因此DFM就顯得尤為必要。DFM對晶圓代工廠提出了更高的要求，張立夫指出：“晶圓代工廠不僅要在DFM流程的前期就向IC設(shè)計公司提出可制造的解決方案，還應(yīng)該與設(shè)計公司合作，參與DFM流程的制定。”
EDA(電子設(shè)計自動化)工具供應(yīng)商也與代工廠形成更緊密的關(guān)系。EDA工具供應(yīng)商必須與代工廠一起工作才能開發(fā)出更好的具有可制造性IC設(shè)計工具。與此同時，他們也必須與芯片設(shè)計公司一起工作以開發(fā)出能縮短設(shè)計周期和改進性能的工具。
客戶也必須在前期付出相當(dāng)大的努力來確保他們選擇的代工廠擁有EDA工具合作伙伴、單元庫和能滿足項目需要的其他合作伙伴?？蛻襞c代工廠之間的對話開始得越早，設(shè)計成功的機會就越大。
國內(nèi)企業(yè)強調(diào)自身特色
國內(nèi)IC制造企業(yè)由于實力相對較弱，因此在技術(shù)創(chuàng)新過程中選準(zhǔn)突破口就顯得尤為重要，市場前景、研發(fā)成本等因素都值得慎重考慮。
與標(biāo)準(zhǔn)CMOS工藝相比，特殊工藝所受到的降低特征尺寸的壓力較小，研發(fā)與生產(chǎn)成本也相對較低，因此頗受本土集成電路制造企業(yè)的關(guān)注。華虹NEC市場部總經(jīng)理姚澤強告訴本報記者，面對不同的市場需求，華虹NEC將更加關(guān)注嵌入式技術(shù)、BCD(雙極-CMOS-DMOS)技術(shù)、射頻技術(shù)、高壓技術(shù)以及邏輯技術(shù)等領(lǐng)域。華虹NEC針對市場對微處理器、通信類、消費類和智能卡等IC產(chǎn)品的需求，開發(fā)了性價比較高的0.25微米CMOS工藝技術(shù)平臺，集成了領(lǐng)先的閃存技術(shù)，為SoC(系統(tǒng)級芯片)產(chǎn)品提供了大容量的程序存儲空間。此外，華虹NEC開發(fā)了針對SoC產(chǎn)品的IP(集成電路知識產(chǎn)權(quán))資料庫，創(chuàng)新性地為客戶提供特定IC產(chǎn)品的IP整體解決方案，解決了IC產(chǎn)品設(shè)計階段眾多IP的集成困難，縮短了產(chǎn)品的開發(fā)周期，提高了產(chǎn)品的開發(fā)成功率。
和艦科技以現(xiàn)有的工藝平臺為基礎(chǔ)，通過集成創(chuàng)新開發(fā)出更先進的生產(chǎn)工藝，在其0.18微米CMOS工藝平臺的基礎(chǔ)上開發(fā)了0.162微米工藝，具有低成本、工藝成熟的優(yōu)點，并填補了中國IC制造廠在該領(lǐng)域的空白。
功率半導(dǎo)體器件也是國內(nèi)企業(yè)關(guān)注的重點。一方面，隨著消費電子產(chǎn)品、移動通信產(chǎn)品等功能的日益多樣化，電源管理已經(jīng)成為越來越重要的設(shè)計挑戰(zhàn);另一方面，隨著功率器件技術(shù)向大功率、高電流密度、高耐壓方向發(fā)展，在電動自行車，電動工具，汽車電子等方面越來越多地引入功率半導(dǎo)體器件。以華虹NEC的大功率MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)模塊工藝為例，該技術(shù)克服了以短溝效應(yīng)為首的等比例縮小所帶來一系列問題，同時，成功將肖特基二極管屏蔽柵電容結(jié)構(gòu)的MOSFET防靜電保護二極管瞬態(tài)電壓鉗制單元集成到現(xiàn)有電源管理模塊中，大大豐富了工藝子平臺的多樣性和模塊整體的功能。
下載文檔
