英特爾(Intel)創(chuàng)辦人Robert Noyce和Gordon Moore為半導體產(chǎn)業(yè)帶來了兩項重要傳承。其一是“摩爾定律”(Moore’s Law)——眾所周知，但卻經(jīng)常被誤解。其次是平面集成電路(IC)。另一位集成電路發(fā)明人Jack Kilby在2000年獲得諾貝爾獎時曾經(jīng)說，“如果Noyce還活著的話，一定會和他一起因為集成電路而共享諾貝爾獎的榮耀。”
Noyce和Moore為業(yè)界帶來重大發(fā)明——商用晶體管和集成電路——雙極性接面晶體管(BJT)以及平面集成電路技術，并成立了第一家公司——快捷半導體(Fairchild Semiconductor)。當他們離開Fairchild后成立了英特爾，致力于打造高密度內(nèi)存以及低功耗邏輯芯片——全新的金屬氧化物半導體場效應晶體管(MOSFET)，并引領第二次的產(chǎn)業(yè)轉型。
這些芯片僅使用一種MOSFET的晶體管類型(p型或n型)，具有三種電源電壓(+12V、0V或接地以及-5V)。然而，相較于使用雙極性接面晶體管制造的集成電路，他們?nèi)匀痪哂懈偷墓β室约案叩拿芏取?/p>
在那個時代，還沒有像當今所熟知的CMOS等互補式MOSEFET (n型和p型)單芯片整合技術。一直到15年后，大約在1980年代初，盡管CMOS集成電路較復雜且制造成本高，但由于降低功耗的需求，CMOS整合電路成為英特爾與業(yè)界打造邏輯芯片與內(nèi)存芯片的選擇。
眾所周知，當今的高性能運算數(shù)據(jù)中心消耗大量的電力，而行動運算芯片則受到能量供應以及電池壽命的限制。這兩個細分市場目前都受到每一代CMOS工藝電源電壓微縮速度放緩的挑戰(zhàn)。
針對可以使用平行運算的應用(例如繪圖和平行算法)，我們利用多核心處理途徑來降低功耗。這正是英特爾在2005年采取的所謂“向右轉”(right-hand turn)策略。
當然還有一些應用無法實現(xiàn)平行化，因此被稱為單線程應用。此外，透過互連走線在內(nèi)存與運算邏輯之間來回移動數(shù)據(jù)的能量，成為最主要的運算功耗來源。
從1990年代起，業(yè)界逐步為每一工藝世代提高3倍的CMOS邏輯開關能效。這主要是透過Dennard微縮定律實現(xiàn)的——該定律規(guī)定在每個新的工藝世代，MOSFET閘極的長度和寬度、電源電壓和閘極氧化層的厚度都減少0.7倍。
從5V降至1.25V，大約有三分之二的開關能量改善就來自于每一工藝世代微縮0.7倍的電源電壓(V)。遺憾的是，Dennard微縮定律在2003年130納米(nm)節(jié)點時止步。之后，每一世代的開關能源降低幅度因此減少了。
由于MOSFET在關斷狀態(tài)的漏電流限制，因而不可能再降低30%的電源電壓。CMOS晶體管可以被開啟或關斷的程度，取決于電子熱能分布的物理限制特性——在室溫下每10倍電流變化受限于60mV。這種效應被稱為Boltzmann Tyranny。
由于Dennard微縮在2003年左右結束，其后每一代新工藝中的功率密度不再保持趨近于恒定，而是必須透過減慢或限制CPU頻率增加，從而克服功率密度增加的挑戰(zhàn)。
使用多個平行處理核心，就能提高運算性能。由于摩爾定律仍持續(xù)進展，而且使CMOS技術能夠在每代工藝提高約2倍的晶體管密度，從而降低了每一世代中的每個晶體管成本。這是摩爾定律的基本前提。
英特爾工藝技術世代中，32位算術邏輯單元的能量與延遲比較(來源：Intel)
自Dennard微縮結束后，英特爾與業(yè)界持續(xù)創(chuàng)新并致力于延續(xù)摩爾定律，引領業(yè)界走向所謂的MOSFET材料和組件結構微縮的時代：
• 在90nm節(jié)點應變信道，以提高信道遷移率
• 在45nm節(jié)點使用高k閘極電介質，以減少閘極氧化物漏電流
• 使用FinFET減少短通道在源極—漏極關斷狀態(tài)的晶體管漏電流
• FinFET技術還能以鰭片高度縮小組件面積
展望未來十年，功耗和功率密度將會被視為限制數(shù)據(jù)中心和行動裝置運算性能提升的因素。我們將再次面臨挑戰(zhàn)，就像1980年代使用80386處理器時的情況一樣——運算性能受到功耗或熱的限制，但事實上，這些問題最終都透過芯片封裝技術改善了。
在面臨這一挑戰(zhàn)時，英特爾曾經(jīng)將微處理器制造技術從僅使用n通道MOSFET改變?yōu)椴捎没パan型和p型MOSFET的CMOS，在同一工藝技術中提供了兩種晶體管。
在接下來的系列文章中，我們將繼探索在CMOS持續(xù)微縮過程的限制因素，以及如何引導業(yè)界走向克服挑戰(zhàn)之路。
下載文檔
