完美結(jié)合業(yè)界首款架構(gòu)優(yōu)化編譯器、庫、開發(fā)板，將數(shù)據(jù)中心的單位功耗性能提高達(dá)25倍，并在FPGA上首次實(shí)現(xiàn)完全類似CPU/GPU的開發(fā)和運(yùn)行時(shí)間體驗(yàn)

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天在2014國際超算大會(huì) (Super Computing 2014) 上宣布推出針對 OpenCL€€、C 和 C++的S DAccelTM開發(fā)環(huán)境，將單位功耗性能提高達(dá)25倍，從而利用 FPGA 實(shí)現(xiàn)數(shù)據(jù)中心應(yīng)用加速。SDAccel 是賽靈思 SDx€€系列的最新成員，將業(yè)界首款支持 OpenCL、C 和 C++ 內(nèi)核任意組合的架構(gòu)優(yōu)化編譯器、庫、開發(fā)板完美結(jié)合在一起，在 FPGA 上首次實(shí)現(xiàn)了完全類似 CPU/GPU 的開發(fā)和運(yùn)行時(shí)間體驗(yàn)。

戴爾公司平臺(tái)架構(gòu)與技術(shù)及 CTO 辦公室執(zhí)行總監(jiān) Robert Hormuth 指出：“基于 FPGA 的技術(shù)有了新的突破，能支持優(yōu)化的計(jì)算應(yīng)用。在戴爾服務(wù)器部署的過程中，簡化編程是決定采用 FPGA 加速器的關(guān)鍵障礙。毫無疑問，賽靈思開辟了一條正確的道路，讓開發(fā)人員能夠借助一個(gè)軟件環(huán)境，提高 FPGA 平臺(tái)用戶的生產(chǎn)力。”

IBM 電源開發(fā)副總裁兼 OpenPOWER 基金會(huì)總裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度贊賞賽靈思致力于實(shí)現(xiàn)其 FPGA 軟件可編程性這一發(fā)展方向。利用 C、C++和 OpenCL 創(chuàng)建優(yōu)化型 FPGA 加速器的高度靈活性和可靠的結(jié)果質(zhì)量，能提升 IBM 為客戶帶來更大價(jià)值的能力。IBM 堅(jiān)信 OpenCL 對提高生產(chǎn)力大有裨益，同時(shí)我們正在與賽靈思展開緊密合作，將該技術(shù)應(yīng)用到我們的 OpenPOWER 產(chǎn)品設(shè)計(jì)中。”

首款針對 OpenCL、C 和 C++ 的架構(gòu)優(yōu)化編譯器

SDAccel 的架構(gòu)優(yōu)化編譯器相對 CPU 或 GPU，單位功耗性能提高達(dá)25倍，相對其它 FPGA 解決方案，性能和資源效率提高3倍。SDAccel 采用了已被1,000多名程序員廣泛使用的基礎(chǔ)編譯器技術(shù)。SDAccel 充分利用該編譯器的功能，使軟件開發(fā)人員能夠利用新的或現(xiàn)有的 OpenCL、C 和C++ 代碼創(chuàng)建高性能加速器，并針對計(jì)算搜索、圖像識別、機(jī)器學(xué)習(xí)、編碼轉(zhuǎn)換、存儲(chǔ)壓縮和加密等各種數(shù)據(jù)中心應(yīng)用中的存儲(chǔ)器、數(shù)據(jù)流和流水線技術(shù)進(jìn)行了精心優(yōu)化。

在 FPGA 上首次實(shí)現(xiàn)完全類似 CPU/GPU 的開發(fā)體驗(yàn)

借助 SDAccel，開發(fā)人員能夠使用其熟悉的工作流程優(yōu)化應(yīng)用，而且即便之前沒有 FPGA 使用經(jīng)驗(yàn)，也能受益于 FPGA 平臺(tái)的優(yōu)勢。集成設(shè)計(jì)環(huán)境 (IDE) 不僅可提供編碼模板和軟件庫，而且還能對各種開發(fā)目標(biāo)進(jìn)行編譯、調(diào)試和特性分析，如在 X86平臺(tái)上仿真、使用快速仿真進(jìn)行性能驗(yàn)證以及在 FPGA 處理器上進(jìn)行本地執(zhí)行等。IDE 可在數(shù)據(jù)中心用 FPGA 平臺(tái)上執(zhí)行應(yīng)用。該平臺(tái)配套提供面向所有支持開發(fā)目標(biāo)的自動(dòng)儀器插入功能。此外，SDAccel 還經(jīng)過精心設(shè)計(jì)，使 CPU/GPU 開發(fā)人員能夠輕松將其應(yīng)用遷移到 FPGA 上，同時(shí)還可在他們熟悉的工作流程中維護(hù)和復(fù)用 OpenCL、C 和 C++代碼。

綜合全面的 SDAccel 環(huán)境包括編程器用 IDE、基于C語言的 FPGA 優(yōu)化庫，以及數(shù)據(jù)中心用現(xiàn)成商用 (COTS) 平臺(tái)。

SDAccel 庫包括用于高性能低功耗實(shí)現(xiàn)方案的內(nèi)置 OpenCL 函數(shù)、DSP、視頻以及線性代數(shù)庫。針對特定領(lǐng)域加速，賽靈思聯(lián)盟合作成員 Auviz Systems 提供了精心優(yōu)化的 OpenCV 和 BLAS OpenCL 兼容型軟件庫。原有的 COTS 成員包括 Alpha Data、Convey、Pico Computing，預(yù)計(jì)2015年年初還將增加更多成員。

在 FPGA 上首次實(shí)現(xiàn)完全與 CPU/GPU 的運(yùn)行時(shí)間體驗(yàn)

只有 SDAccel 能夠支持帶有多個(gè)程序和類似 CPU/GPU 按需可加載計(jì)算單元的應(yīng)用。與 CPU/GPU 類似，SDAccel 對于 FPGA 解決方案的獨(dú)特之處，在于能夠保持程序轉(zhuǎn)換過程中的系統(tǒng)正常工作。SDAccel 是業(yè)界唯一能夠創(chuàng)建可在應(yīng)用運(yùn)行過程中加載新加速器內(nèi)核的 FPGA 計(jì)算單元的環(huán)境。 在整個(gè)應(yīng)用執(zhí)行過程中，存儲(chǔ)器、以太網(wǎng)、PCIe®和性能監(jiān)控器等關(guān)鍵系統(tǒng)接口和功能均保持工作狀態(tài)。即時(shí)可重配置的計(jì)算單元可讓多個(gè)應(yīng)用共享 FPGA 加速器。例如通過對運(yùn)行系統(tǒng)編程，可支持圖像搜索、視頻轉(zhuǎn)碼和圖像處理之間的切換。

供貨情況

賽靈思在美國新奧爾良市舉行的2014國際超算大會(huì)上實(shí)時(shí)演示了 SDAccel 產(chǎn)品。

該產(chǎn)品基于已發(fā)布的 Khronos 規(guī)范，有望通過 Khronos 一致性測試過程。

客戶證言

Xilinx宣布推出針對OpnCL、C和 C++的SDAccel開發(fā)環(huán)境，將數(shù)據(jù)中心的單位功耗性能提高達(dá)25倍

戴爾公司平臺(tái)架構(gòu)與技術(shù)及 CTO 辦公室執(zhí)行總監(jiān) Robert Hormuth 指出：“基于 FPGA 的技術(shù)有了新的突破，能支持優(yōu)化的計(jì)算應(yīng)用。在戴爾服務(wù)器部署的過程中，簡化編程是決定采用 FPGA 加速器的關(guān)鍵障礙。毫無疑問，賽靈思開辟了一條正確的道路，讓開發(fā)人員能夠借助一個(gè)軟件環(huán)境，提高 FPGA 平臺(tái)用戶的生產(chǎn)力。”

IBM電源開發(fā)副總裁兼 OpenPOWER 基金會(huì)總裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度贊賞賽靈思致力于實(shí)現(xiàn)其 FPGA 軟件可編程性這一發(fā)展方向。利用 C、C++和 OpenCL 創(chuàng)建優(yōu)化型 FPGA 加速器的高度靈活性和可靠的結(jié)果質(zhì)量，能提升 IBM 為客戶帶來更大價(jià)值的能力。IBM 堅(jiān)信 OpenCL 對提高生產(chǎn)力大有裨益，同時(shí)我們正在與賽靈思展開緊密合作，將該技術(shù)應(yīng)用到我們的 OpenPOWER 產(chǎn)品設(shè)計(jì)中。”

Keysight Technologies 公司 Keysight 實(shí)驗(yàn)室副總裁兼總監(jiān) Steve Newton 表示：“作為賽靈思的長期客戶，我們對于賽靈思推出 SDAccel 而帶來的突破性技術(shù)感到激動(dòng)不已。我們非常期待使用這款產(chǎn)品并讓我們的新一代產(chǎn)品受益于 OpenCL 異構(gòu)計(jì)算環(huán)境。”

Alpha Datas 的 CEO Adam Smith 表示：“Alpha Data 的高性能、半長、半高 ADM-PCIE-7V3 Virtex-7 FPGA 電路板可為賽靈思面向 OpenCL、C 和 C++的 SDAccel 開發(fā)環(huán)境提供有力支持。SDAccel 與我們電路板的完美組合能夠讓 OpenCL 應(yīng)用開發(fā)人員在數(shù)據(jù)中心數(shù)據(jù)處理、系統(tǒng)建模和市場分析等應(yīng)用中實(shí)現(xiàn)最理想的單位功耗性能。”

Auviz Systems 創(chuàng)始人兼 CEO Nagesh Gupta 表示：“Auviz Systems 面向開發(fā)人員提供的基于 C 語言的 FPGA 優(yōu)化庫可與賽靈思 SDAccel 加速開發(fā)環(huán)境配合使用。Auviz 使用 SDAccel 架構(gòu)優(yōu)化編譯器成功創(chuàng)建 OpenCV 庫，不僅可大幅提高開發(fā)人員的生產(chǎn)力，同時(shí)在 FPGA 上實(shí)現(xiàn)了比 CPU 和 GPU 更加出色的性能。”

Convey Computer Corporation 的 CEO Bruce Toal 表示：“Convey Wolverine 協(xié)處理器與賽靈思面向 OpenCL、C 和 C++ 的 SDAccel 開發(fā)環(huán)境這樣的高級編程工具配合使用，能夠?qū)崿F(xiàn)高性能的數(shù)據(jù)中心應(yīng)用加速功能?；?FPGA 的加速器可減少數(shù)據(jù)中心部署的系統(tǒng)平臺(tái)數(shù)量并降低功耗，從而將性價(jià)比提高到新的水平。”

Pico Computing 的 CEO Jalme Cummins 表示：“Pico Computing 模塊化、高度可擴(kuò)展、基于 FPGA 的 HPC 系統(tǒng)支持賽靈思 SDAccel 加速開發(fā)環(huán)境，能為賽靈思支持的所有器件系列提供最佳性能，堪稱從事成像、生物信息學(xué)、聯(lián)網(wǎng)、學(xué)術(shù)和其它高性能計(jì)算應(yīng)用的 OpenCL 開發(fā)人員的理想選擇。”