大容量存儲(chǔ)器集成電路測(cè)試
1 測(cè)試系統(tǒng)的基本原理
根據(jù)大容量存儲(chǔ)器電路的技術(shù)特點(diǎn),不論EEPROM、DRAM、SDRAM、FLASRAM等,都有快速塊(BANK)、頁(yè)(PAGE)、單個(gè)單元和連續(xù)多個(gè)單元這4種不同的讀和寫(xiě)方式。本系統(tǒng)充分利用不同的讀和寫(xiě)方式進(jìn)行測(cè)試,首先以頁(yè)面方式測(cè)試存儲(chǔ)單元讀和寫(xiě)的正確性,再以塊方式測(cè)試連續(xù)寫(xiě)入固定數(shù)據(jù)的準(zhǔn)確性,然后連續(xù)多個(gè)單元方式寫(xiě)入變化數(shù)據(jù)的穩(wěn)定性,最后測(cè)試在單個(gè)單元寫(xiě)連續(xù)循環(huán)變化下數(shù)據(jù)的可靠性,按這樣順序運(yùn)行4種不同的測(cè)試模塊,能非常準(zhǔn)確地對(duì)存儲(chǔ)器電路的各種狀態(tài)進(jìn)行分析測(cè)試,對(duì)大容量存儲(chǔ)器電路SDRAM和flash RAM的測(cè)試項(xiàng)目以及存儲(chǔ)單元的可測(cè)試度為100%,系統(tǒng)定時(shí)精度±500 ps,完全滿(mǎn)足SDRAM和flash的產(chǎn)品指標(biāo)要求。本項(xiàng)目的技術(shù)攻關(guān)難題在于大容量存儲(chǔ)器集成電路測(cè)試方法的創(chuàng)新和相應(yīng)測(cè)試設(shè)備的研制,它具有5項(xiàng)關(guān)鍵技術(shù)特點(diǎn)。
1.1 采用矢量技術(shù)“V2MTM”,測(cè)試大容量存儲(chǔ)器
由于存儲(chǔ)器電路容量的不斷增大,測(cè)試仿真能力的增強(qiáng)使測(cè)試矢量的數(shù)量大大增加,用傳統(tǒng)的中小測(cè)試設(shè)備是無(wú)法做到的,即使一般大型的測(cè)試設(shè)備,也只尋求復(fù)雜的頁(yè)面式方案進(jìn)行線(xiàn)性測(cè)試,這是造成測(cè)試時(shí)間隨著容量的增大而加長(zhǎng)、成本增高的主要原因。采用虛擬矢量存儲(chǔ)器測(cè)試技術(shù)可以提供高達(dá)4096個(gè)測(cè)試矢量,以滿(mǎn)足容量100兆以上,數(shù)據(jù)速率亞納秒的大容量存儲(chǔ)器電路的測(cè)試要求。整個(gè)測(cè)試過(guò)程基于矢量技術(shù),實(shí)現(xiàn)同時(shí)多點(diǎn)多電路測(cè)試,使時(shí)間和成本基本上保持不變。
如為128兆容量存儲(chǔ)器電路,頁(yè)面容量為32K,則該電路具有2048個(gè)頁(yè)面。測(cè)試設(shè)備將提供2048個(gè)測(cè)試矢量,實(shí)現(xiàn)同時(shí)對(duì)2048點(diǎn)的測(cè)試,使測(cè)試時(shí)間比線(xiàn)性測(cè)試大大縮短。
1.2 采用變址掃描重讀技術(shù)
掃描測(cè)試技術(shù),主要針對(duì)存儲(chǔ)器電路對(duì)電平比較敏感的問(wèn)題而設(shè)計(jì)。掃描途徑：邊界存取掃描、頁(yè)面存取掃描、單元存取掃描,充分利用存儲(chǔ)器電路行列復(fù)用的結(jié)構(gòu)特點(diǎn),使存儲(chǔ)器任何管腳都可作為掃描管腳而得以測(cè)性,提高了可測(cè)性和測(cè)試準(zhǔn)確性。
存儲(chǔ)器電路對(duì)電平比較敏感,會(huì)給出錯(cuò)誤測(cè)試結(jié)果。假設(shè)A1內(nèi)部開(kāi)路,讀寫(xiě)時(shí)A1將感應(yīng)為高電平或低電平之一。如感應(yīng)為低電平即A1=0,試圖對(duì)10的單元任何讀寫(xiě),由于A1內(nèi)部開(kāi)路感應(yīng)為A1=O,實(shí)際只是對(duì)OO的單元讀寫(xiě),表面上對(duì)10單元讀寫(xiě)測(cè)試結(jié)果正確,實(shí)際只是OO單元讀寫(xiě)測(cè)試結(jié)果正確,因而給出錯(cuò)誤結(jié)果。 通過(guò)變址掃描重讀技術(shù)即可解決此問(wèn)題。為了提高測(cè)試速度,在邊界區(qū)域選取256B或更大容量。假設(shè)對(duì)應(yīng)8位地址,先對(duì)00000000單元到11111111單元寫(xiě)入不同的數(shù)據(jù),如分別寫(xiě)入00H,01H,02H…255。讀出時(shí)AO,A2,A3,A4,A5,A6,A7固定為0,改變A1地址：
如地址均可靠,00000000單元將寫(xiě)入00H,00000010單元將寫(xiě)入02H,00000000單元讀出時(shí)DATA=http:///00H;A1變址為1,00000010單元讀出時(shí)DATA=02H
如A1內(nèi)部開(kāi)路感應(yīng)為低電平即A1=O,00H寫(xiě)入00000000單元,寫(xiě)00000010單元時(shí)由于A1=O,02H將寫(xiě)入00000000單元覆蓋00H。00000000單元讀出時(shí)DATA=http:///02H,A1變址為1,00000010單元讀出時(shí)DATA=02H,數(shù)據(jù)相同,即可判定變址管腳A1錯(cuò)誤。逐一變址每一地址,由讀出時(shí)數(shù)據(jù)是否相同,來(lái)判定所有變址管腳的可測(cè)性和測(cè)試準(zhǔn)確性。
1.3 實(shí)時(shí)數(shù)據(jù)分析技術(shù)
系統(tǒng)主機(jī)通過(guò)邏輯分析功能,能迅速將被測(cè)器件的錯(cuò)誤分離出來(lái)并顯示有關(guān)數(shù)據(jù),也能在某個(gè)指定矢量上,在故障時(shí)停下來(lái)或保存起來(lái),做邏輯統(tǒng)計(jì)分析,快速、準(zhǔn)確地顯示存儲(chǔ)單元的狀態(tài),對(duì)測(cè)試電路作出級(jí)別分類(lèi)顯示,提高存儲(chǔ)器電路的可用性。
對(duì)于大容量存儲(chǔ)器電路,很難保證整個(gè)電路正確性。往往由于少部分單元的損壞而廢棄整個(gè)電路。為了使電路得以充分利用,可將電路作出分級(jí)別處理。如為128兆容量存儲(chǔ)器電路,當(dāng)損壞單元部分集中在電路的高半部時(shí),通過(guò)下拉最高位地址選中低半部,或損壞單元部分集中在電路的低半部時(shí),通過(guò)上拉最高位地址選中高半部,即可作為64兆容量存儲(chǔ)器電路來(lái)使用。通過(guò)調(diào)整地址結(jié)構(gòu),還可繼續(xù)細(xì)分為32/1618/412兆容量的存儲(chǔ)器電路來(lái)使用。
1.4 CHIP SET初始化技術(shù)和多CPU技術(shù)
系統(tǒng)的測(cè)試控制終端的設(shè)計(jì)采用CHIP GROUP(芯片組合)技術(shù),具有一個(gè)主CPU(上位機(jī))和多個(gè)測(cè)試CPU(下位機(jī)),系統(tǒng)軟件對(duì)控制終端進(jìn)行初始化設(shè)計(jì),根據(jù)存儲(chǔ)器電路的測(cè)試特定,開(kāi)發(fā)設(shè)計(jì)了新的BIOS系統(tǒng)程序,包括設(shè)計(jì)全局變量描述符GDT的結(jié)構(gòu)、局部變量描述符IDT的結(jié)構(gòu)、全局變量描述符表GDT-TABLE向量、代碼段CODE-DES向量、數(shù)據(jù)段DATA-DES向量、存儲(chǔ)選擇MEMORY-SEL向量、測(cè)試段TEST-DES向量,定義全局變量描述符寄存器GDT-R、局部變量描述符寄存器IDT-R等。這樣,對(duì)控制終端的BIOS進(jìn)行重新設(shè)計(jì),使終端直接對(duì)待測(cè)存儲(chǔ)器進(jìn)行測(cè)試。而測(cè)試的容量由軟件控制,針對(duì)不同芯片源和不同容量,具有多種選擇。測(cè)試時(shí)只需設(shè)定要測(cè)試的存儲(chǔ)器的類(lèi)別、容量、測(cè)試開(kāi)始矢量及結(jié)束矢量,就可以使測(cè)試系統(tǒng)按要求對(duì)存儲(chǔ)器進(jìn)行自定測(cè)試。通過(guò)對(duì)CHIPSET的初始化,定義了各種內(nèi)參數(shù)、變量和向量,令主CPU只執(zhí)行對(duì)各個(gè)測(cè)試CPU的管理和測(cè)試結(jié)果的數(shù)據(jù)邏輯分析,以滿(mǎn)足存儲(chǔ)器電路測(cè)試的要求。
1.5 測(cè)試程序模塊化技術(shù)
系統(tǒng)采用四種不同的測(cè)試程序模塊對(duì)存儲(chǔ)器電路進(jìn)行測(cè)試,以不同的讀寫(xiě)方式測(cè)試存儲(chǔ)單元的準(zhǔn)確性和可靠性。
(1)Page-WR-RD讀功能模塊,測(cè)試存儲(chǔ)器電路讀寫(xiě)的正確性。
(2)FAST-WR-RD功能模塊,測(cè)試存儲(chǔ)器電路連續(xù)寫(xiě)入固定數(shù)據(jù)的準(zhǔn)確性。
(3)MODIFY-WR-RD模塊,測(cè)試存儲(chǔ)器電路在連續(xù)寫(xiě)變化的數(shù)據(jù)時(shí)的準(zhǔn)確性。
(4)MOVE-WR-RD功能模塊,測(cè)試存儲(chǔ)器電路在快速寫(xiě)連續(xù)循環(huán)變化的數(shù)據(jù)的準(zhǔn)確性。
存儲(chǔ)器電路測(cè)試系統(tǒng)采用計(jì)算機(jī)作為控制終端,采用虛擬矢量技術(shù)、變址掃描技術(shù),實(shí)時(shí)數(shù)據(jù)分析技術(shù),CHIP SET技術(shù)和設(shè)計(jì)計(jì)算機(jī)CHIP SET的初始化配置,時(shí)序控制技術(shù),開(kāi)發(fā)測(cè)試存儲(chǔ)器電路應(yīng)用程序,并配備相應(yīng)的機(jī)械手和探針臺(tái)接口,實(shí)現(xiàn)大容量存儲(chǔ)器電路的測(cè)試。
系統(tǒng)不同的功能模塊,以不同的方式對(duì)存儲(chǔ)器電路進(jìn)行測(cè)試,實(shí)現(xiàn)對(duì)存存儲(chǔ)單元的各種參數(shù)進(jìn)行測(cè)試,綜合不同測(cè)試方式和所有測(cè)試矢量的結(jié)果,對(duì)存儲(chǔ)單元的準(zhǔn)確性和可靠性進(jìn)行分類(lèi)、輸出顯示。存儲(chǔ)器電路測(cè)試程序是測(cè)試系統(tǒng)的核心部分。
2.1 Page-WR-RD模塊
FP-WR-RD模塊就是測(cè)試存儲(chǔ)器電路以PAGE(頁(yè))方式時(shí)的正確性。該方式在寫(xiě)讀數(shù)據(jù)時(shí)均以“WORD”32bit/次的方式進(jìn)行,每次寫(xiě)數(shù)據(jù)時(shí)不是將所有存儲(chǔ)單元一次全部填充完畢,而是按照存儲(chǔ)器電路的特性,將存儲(chǔ)器電路共64M bytes(以8M×8為例)待測(cè)存儲(chǔ)單元以64K bytes為單位將存儲(chǔ)單元分為不同的區(qū)(400I-王個(gè))。以64K bytes為單位寫(xiě)入存儲(chǔ)單元后再讀出比較正確性,若有錯(cuò)則調(diào)用記錄錯(cuò)誤子程序,若無(wú)錯(cuò)誤則繼續(xù)下一數(shù)據(jù)的寫(xiě)入。將待寫(xiě)數(shù)據(jù)以字符串形式處理,每次取用一個(gè)數(shù)據(jù)。
2.2 FAST-WRITE-READ模塊
FAST-WRITE-READ模塊就是測(cè)試存儲(chǔ)器電路連續(xù)寫(xiě)入固定數(shù)據(jù)的準(zhǔn)確性,它以32bit/次將16M bytes存儲(chǔ)單元全部寫(xiě)同一數(shù)據(jù),然后再讀出全部數(shù)據(jù)以測(cè)試其準(zhǔn)確性。此模塊目的在于測(cè)試存儲(chǔ)器電路在快速連續(xù)寫(xiě)入/讀出的工作方式下各個(gè)存儲(chǔ)單元的準(zhǔn)確性。
2.3 MODIFY-WRITE-READ模塊
MODIFY-WRITE-READ模塊測(cè)試存儲(chǔ)器電路在連續(xù)寫(xiě)變化數(shù)據(jù)時(shí)的準(zhǔn)確性,將每次寫(xiě)數(shù)據(jù)的變量?jī)?nèi)容取反,則每連續(xù)兩次寫(xiě)入的內(nèi)容相反,在讀數(shù)據(jù)時(shí)若檢測(cè)出每?jī)纱蝺?nèi)容并非相反則存儲(chǔ)單元有錯(cuò)。此功能對(duì)檢測(cè)其存儲(chǔ)單元是否有相互干擾而產(chǎn)生不穩(wěn)定的情況。
2.4 MOVE-WRITE-READ模塊
MOVE-WRITE-READ模塊測(cè)試存儲(chǔ)器電路在快速寫(xiě)連續(xù)循環(huán)變化數(shù)據(jù)的準(zhǔn)確性。每次寫(xiě)入的數(shù)據(jù)變量EAX的內(nèi)容向左循環(huán)移一位,則相鄰每次寫(xiě)入數(shù)據(jù)均不相同,進(jìn)一步檢查存儲(chǔ)單元確穩(wěn)定性。
2.5 結(jié)果顯示輸出模塊
進(jìn)行存儲(chǔ)器電路測(cè)試的目的是將存儲(chǔ)器電路按其錯(cuò)誤存儲(chǔ)單元的情況進(jìn)行分類(lèi)標(biāo)識(shí),標(biāo)識(shí)的結(jié)果必須易于記錄、區(qū)分、焊接和使用,以滿(mǎn)足實(shí)際生產(chǎn)的需要,而經(jīng)過(guò)上述模塊測(cè)試的結(jié)果數(shù)據(jù)存放在EAX內(nèi),地址存放在ES：[DI]內(nèi),對(duì)存儲(chǔ)器電路必須對(duì)其進(jìn)行分類(lèi)作出標(biāo)識(shí),控制機(jī)械手輸送到相應(yīng)的分配卡位。
2.6 顯示界面功能模塊
測(cè)試系統(tǒng)開(kāi)機(jī)后在顯示屏應(yīng)出現(xiàn)測(cè)試界面,顯示測(cè)試系統(tǒng)配置,正在處理的存儲(chǔ)器電路規(guī)格類(lèi)型,顯示正在執(zhí)行的運(yùn)行模式,以便觀(guān)察該存儲(chǔ)器電路對(duì)于何種模式較為敏感,在處理時(shí)有針對(duì)性地加強(qiáng)該測(cè)試模式處理。顯示測(cè)試運(yùn)行LOOP數(shù),觀(guān)察正在測(cè)試的存儲(chǔ)器電路在工作狀態(tài)的性能,以便觀(guān)察存儲(chǔ)器電路工作長(zhǎng)時(shí)間的穩(wěn)定性。各大容量存儲(chǔ)器電路生產(chǎn)商在存儲(chǔ)技術(shù)上略有不同,在測(cè)試界面中,用軟件技術(shù)解決在產(chǎn)品變換中的適應(yīng)性問(wèn)題。只要設(shè)置相關(guān)軟件變量,即可適用各種不同的存儲(chǔ)器電路。
3 技術(shù)優(yōu)勢(shì)
系統(tǒng)采用了上述關(guān)鍵的技術(shù)和獨(dú)特的測(cè)試模塊方式,測(cè)試存儲(chǔ)器電路的各項(xiàng)指標(biāo)(速度、準(zhǔn)確率、穩(wěn)定性),擁有自主的知識(shí)產(chǎn)權(quán)。作為存儲(chǔ)器電路專(zhuān)用測(cè)試設(shè)備,程序設(shè)計(jì)完全仿真存儲(chǔ)器電路在實(shí)際工作中的各種狀態(tài),測(cè)試能力強(qiáng)、速度快、可測(cè)試率高、適應(yīng)于各種不同的存儲(chǔ)器電路,具有較大的靈活性。由于采用虛擬矢量存儲(chǔ)器技術(shù),使本測(cè)試系統(tǒng)在測(cè)試容量方面具有相當(dāng)?shù)陌l(fā)展空間,測(cè)試成本非常低。在存儲(chǔ)器集成電路的測(cè)試技術(shù)領(lǐng)域和測(cè)試系統(tǒng)市場(chǎng)中具有一定之優(yōu)勢(shì)。
下載文檔數(shù)字化轉(zhuǎn)型與人工智能技術(shù)驅(qū)動(dòng)，數(shù)據(jù)中心存儲(chǔ)架構(gòu)正經(jīng)歷從傳統(tǒng)磁盤(pán)陣列向全閃存與新型內(nèi)存技術(shù)的深度變革。全閃存陣列(AFA)憑借亞毫秒級(jí)延遲與高IOPS性能重塑存儲(chǔ)性能基準(zhǔn)，而持久化內(nèi)存(PMEM)則通過(guò)填補(bǔ)DRAM與SSD...
關(guān)鍵字： 數(shù)據(jù)中心 存儲(chǔ)器存儲(chǔ)器供應(yīng)鏈安全已成為國(guó)家戰(zhàn)略的核心命題，從晶圓代工到封裝測(cè)試，中國(guó)存儲(chǔ)器產(chǎn)業(yè)正通過(guò)關(guān)鍵環(huán)節(jié)的技術(shù)突破與生態(tài)重構(gòu)，走出一條從“受制于人”到“自主可控”的替代之路。這條路徑不僅關(guān)乎產(chǎn)業(yè)安全，更承載著數(shù)字經(jīng)濟(jì)時(shí)代的技術(shù)主權(quán)。
關(guān)鍵字： 存儲(chǔ)器 國(guó)產(chǎn)化替
