摘 要： 介紹了一款通用的嵌入式圖像處理系統(tǒng)的設(shè)計(jì)方法。系統(tǒng)采用FPGA設(shè)計(jì)FIFO實(shí)現(xiàn)ARM與多DSP的高速數(shù)據(jù)傳輸方法。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的多DSP協(xié)同工作的實(shí)時(shí)嵌入式圖像處理系統(tǒng)，其工作性能穩(wěn)定、數(shù)據(jù)處理能力強(qiáng)，適用于高端的雷達(dá)信號(hào)處理、電子對(duì)抗、超聲圖像處理等場(chǎng)合。
關(guān)鍵詞: ARM11； TMS320C6416T； FIFO； FPGA； 多DSP嵌入式系統(tǒng)

實(shí)時(shí)圖像處理、高速數(shù)據(jù)運(yùn)算處理要求其系統(tǒng)具有對(duì)數(shù)據(jù)處理速度快、數(shù)據(jù)吞吐率高以及多任務(wù)處理功能。目前大多數(shù)方案都是采用HPI數(shù)據(jù)傳輸方式，將ARM和DSP進(jìn)行組合完成一些圖像處理，DSP處理器只是完成圖像采集、壓縮、編碼等簡(jiǎn)單的處理[1]工作，不能滿足實(shí)時(shí)的智能識(shí)別或大數(shù)據(jù)量運(yùn)算的視頻處理要求。在應(yīng)用領(lǐng)域方面也會(huì)因其處理速度問題受到一定的限制。
例如，胎兒性別屏蔽項(xiàng)目中，要對(duì)實(shí)時(shí)視頻進(jìn)行性別部位的檢測(cè)和屏蔽，若采用單DSP則會(huì)出現(xiàn)漏幀或視頻不流暢；應(yīng)用于高速運(yùn)動(dòng)物體跟蹤時(shí)，單DSP無(wú)法實(shí)現(xiàn)實(shí)時(shí)運(yùn)動(dòng)物體跟蹤，例如漢王科技的運(yùn)動(dòng)檢測(cè)和?？低曔\(yùn)動(dòng)檢測(cè)，都不能實(shí)時(shí)檢測(cè)，即使檢測(cè)也會(huì)出現(xiàn)漏檢現(xiàn)象和視頻不流暢。當(dāng)處理4CIF或者更大圖像時(shí)，單DSP的處理能力又會(huì)下降，雖然可以將圖像縮小進(jìn)行處理，但是縮小圖像則會(huì)丟失一些重要的圖像信息，使得智能識(shí)別準(zhǔn)確率下降。
針對(duì)上述情況，設(shè)計(jì)一種能夠?qū)崿F(xiàn)進(jìn)行快速信號(hào)處理和數(shù)據(jù)交換的實(shí)時(shí)圖像處理系統(tǒng)很有必要。
1 系統(tǒng)結(jié)構(gòu)
1.1 結(jié)構(gòu)
系統(tǒng)功能：利用S3C6410進(jìn)行數(shù)據(jù)整合、任務(wù)調(diào)度、人機(jī)交互；利用TMS320C6416進(jìn)行算法運(yùn)算；每個(gè)DSP與FPGA都是無(wú)縫連接。設(shè)計(jì)中利用FPGA實(shí)現(xiàn)的FIFO進(jìn)