女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁 > EDA > 電子設(shè)計自動化
[導(dǎo)讀]Verilog HDL的歷史和進展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進行各種級別的邏輯設(shè)計,可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是

Verilog HDL的歷史和進展

1.什么是Verilog HDL

Verilog HDL是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進行各種級別的邏輯設(shè)計,可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。

2.Verilog HDL的歷史

Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby首創(chuàng)的。Phil Moorby后來成為Verilog-XL的主要設(shè)計者和Cadence公司(Cadence Design System)的第一個合伙人。

在1984年~1985年,Moorby設(shè)計出了第一個關(guān)于Verilog-XL的仿真器,1986年,他對Verilog HDL的發(fā)展又做出了另一個巨大貢獻:即提出了用于快速門級仿真的XL算法。

隨著Verilog-XL算法的成功,Verilog HDL語言得到迅速發(fā)展。1989年,Cadence公司收購了GDA公司,Verilog HDL語言成為Cadence公司的私有財產(chǎn)。1990年,Cadence公司決定公開Verilog HDL語言,于是成立了OVI(Open Verilog International)組織來負責(zé)Verilog HDL語言的發(fā)展。

3.Verilog HDL的進展

基于Verilog HDL的優(yōu)越性,IEEE于1995年制定了Verilog HDL的IEEE標(biāo)準(zhǔn),即Verilog HDL1364-1995。其后,又在2001年發(fā)布了Verilog HDL1364-2001標(biāo)準(zhǔn)。

據(jù)有關(guān)文獻報道,目前在美國使用Verilog HDL進行設(shè)計的工程師大約有60000人,全美國有200多所大學(xué)教授用Verilog硬件描述語言的設(shè)計方法。在我國臺灣地區(qū)幾乎所有著名大學(xué)的電子和計算機工程系都講授Verilog有關(guān)的課程。

VHDL和Verilog HDL語言對比

Verilog HDL和VHDL都是用于邏輯設(shè)計的硬件描述語言,并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn),Verilog HDL則在1995年才正式成為IEEE標(biāo)準(zhǔn)。

之所以VHDL比Verilog HDL早成為IEEE標(biāo)準(zhǔn),這是因為VHDL是美國軍方組織開發(fā)的,而Verilog HDL 則是從一個普通的民間公司的私有財產(chǎn)轉(zhuǎn)化而來。

VHDL其英文全名為VHSIC Hardware Description Language,而VHSIC則是Very High Speed Integrated Circuit的縮寫,意為甚高速集成電路,故VHDL其準(zhǔn)確的中文譯名為甚高速集成電路的硬件描述語言。

1.共同點

Verilog HDL和VHDL作為描述硬件電路設(shè)計的語言,其共同的特點在于。

能形式化地抽象表示電路的結(jié)構(gòu)和行為。

支持邏輯設(shè)計中層次與領(lǐng)域的描述。

可借用高級語言的精巧結(jié)構(gòu)來簡化電路的描述。

具有電路仿真與驗證機制以保證設(shè)計的正確性。

支持電路描述由高層到低層的綜合轉(zhuǎn)換。

硬件描述與實現(xiàn)工藝無關(guān)(有關(guān)工藝參數(shù)可通過語言提供的屬性包括進去)。

便于文檔管理,易于理解和設(shè)計重用。

2.不同點

但是Verilog HDL和VHDL又各有其自己的特點。

由于Verilog HDL早在1983年就已推出,因而Verilog HDL擁有更廣泛的設(shè)計群體,成熟的資源也遠比VHDL豐富。

與VHDL相比,Verilog HDL的最大優(yōu)點是:它是一種非常容易掌握的硬件描述語言,只要有C語言的編程基礎(chǔ),通過二十學(xué)時的學(xué)習(xí),再加上一段時間的實際操作,可在二~三個月內(nèi)掌握這種設(shè)計技術(shù)。

而掌握VHDL設(shè)計技術(shù)就比較困難。這是因為VHDL不很直觀,需要有Ada編程基礎(chǔ)。

目前版本的Verilog HDL和VHDL在行為級抽象建模的覆蓋范圍方面也有所不同。一般認(rèn)為Verilog HDL在系統(tǒng)級抽象方面比VHDL略差一些,而在門級開關(guān)電路描述方面比VHDL強得多。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在硬件描述語言(HDL)如Verilog中,浮點數(shù)的處理一直是一個復(fù)雜且富有挑戰(zhàn)性的領(lǐng)域。盡管浮點數(shù)在算法和數(shù)學(xué)計算中廣泛使用,但在硬件實現(xiàn)中,特別是使用Verilog進行FPGA(現(xiàn)場可編程門陣列)或ASIC(專用集成...

關(guān)鍵字: Verilog 硬件描述語言

Verilog作為一種廣泛使用的硬件描述語言(HDL),在數(shù)字電路設(shè)計和驗證中扮演著核心角色。掌握Verilog中的表達式與運算符是編寫高效、可維護代碼的關(guān)鍵。本文將詳細介紹Verilog中的表達式構(gòu)成、運算符分類及其使...

關(guān)鍵字: Verilog 硬件描述語言 HDL

在Verilog硬件描述語言中,函數(shù)(Function)和任務(wù)(Task)是兩種非常重要的構(gòu)造,它們?yōu)樵O(shè)計者提供了強大的工具來組織代碼、復(fù)用邏輯以及提高設(shè)計的可讀性和可維護性。本文將深入探討Verilog中函數(shù)與任務(wù)的概...

關(guān)鍵字: Verilog Function 硬件描述語言

在數(shù)字電路與系統(tǒng)設(shè)計中,Verilog作為一種硬件描述語言(HDL),扮演著至關(guān)重要的角色。它允許設(shè)計師以文本形式描述電路的行為和結(jié)構(gòu),進而通過仿真和綜合工具驗證設(shè)計的正確性。模塊(Module)和接口(Interfac...

關(guān)鍵字: 硬件描述語言 Verilog

在數(shù)字電路和系統(tǒng)設(shè)計的領(lǐng)域中,Verilog HDL(硬件描述語言)憑借其強大的描述和建模能力,成為了工程師們不可或缺的工具。Verilog HDL是一種用于描述電子系統(tǒng),特別是數(shù)字系統(tǒng)設(shè)計和模擬的文本形式的語言。本文將...

關(guān)鍵字: Verilog HDL 硬件描述語言

“驗證很多人都清楚,驗證技術(shù)一直在發(fā)展,個人技術(shù)成長不進則退。于是采用最新的驗證方法和趨勢是很多驗證牛人趨之若鶩的事情。一旦驗證大佬嘗試了某個事情,可能很快就會在團隊傳播起來,這就是偶像效應(yīng)。這時候,這項技術(shù)仿佛就是經(jīng)過...

關(guān)鍵字: BUG EDA VERILOG 編程語言

來源:射頻百花譚規(guī)范很重要工作過的朋友肯定知道,公司里是很強調(diào)規(guī)范的,特別是對于大的設(shè)計(無論軟件還是硬件),不按照規(guī)范走幾乎是不可實現(xiàn)的。邏輯設(shè)計也是這樣:如果不按規(guī)范做的話,過一個月后調(diào)試時發(fā)現(xiàn)有錯,回頭再看自己寫的...

關(guān)鍵字: VERILOG 時鐘 計數(shù)器 仿真驗證

談起封閉,恐怕任天堂比蘋果有過之而無不及,而且,任天堂法務(wù)部的名號也是業(yè)內(nèi)出了名的狠角色。 據(jù)外媒報道,Wii游戲主機的軟件源代碼以及硬件設(shè)計文檔在網(wǎng)絡(luò)上泄露,包括Verilog文件、固件源代碼、PC

關(guān)鍵字: 源代碼 黑客 NI VERILOG

關(guān)注、星標(biāo)公眾號,不錯過精彩內(nèi)容 轉(zhuǎn)自:EDN電子技術(shù)設(shè)計 FPGA 是一堆晶體管,你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片,但是你只需要買這一張芯...

關(guān)鍵字: FPGA GPU VERILOG RTL

EDA技術(shù)己成為現(xiàn)代系統(tǒng)設(shè)計和電子產(chǎn)品研制開發(fā)的有效工具,成為電子工程師應(yīng)具備的基本能力,介紹EDA技術(shù),可編程邏輯器件和硬件描述語言的基本概念,著重分析EDA技術(shù)的發(fā)展歷程、主要內(nèi)容和數(shù)字系統(tǒng)層次化設(shè)計方法及應(yīng)用展望等...

關(guān)鍵字: 硬件描述語言 eda技術(shù)可編程邏輯器件 層次化設(shè)計方法
關(guān)閉