女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀] 全球定位系統(tǒng)(Clobal Position System,GPS)能夠提供實(shí)時(shí)、全天候、全球性和高精度的服務(wù),其廣泛應(yīng)用于各行各業(yè)中。GPS接收機(jī)通過(guò)天線單元接收衛(wèi)星信號(hào),將信號(hào)進(jìn)行帶通濾波、下變頻混頻、AGC放大、A/D轉(zhuǎn)換等一系

 全球定位系統(tǒng)(Clobal Position System,GPS)能夠提供實(shí)時(shí)、全天候、全球性和高精度的服務(wù),其廣泛應(yīng)用于各行各業(yè)中。GPS接收機(jī)通過(guò)天線單元接收衛(wèi)星信號(hào),將信號(hào)進(jìn)行帶通濾波、下變頻混頻、AGC放大、A/D轉(zhuǎn)換等一系列處理,得到數(shù)字中頻信號(hào),進(jìn)而對(duì)中頻信號(hào)進(jìn)行捕獲、跟蹤,解調(diào)出用戶的緯度、經(jīng)度、高度、速度、時(shí)間等導(dǎo)航信息,將這些信息按NMEA-0183協(xié)議封裝,通過(guò)串口輸出數(shù)據(jù)。用戶設(shè)備中的GPS接收器在收到GPS信息后,需要對(duì)相關(guān)信息予以解碼處理,從而得到用戶的位置、時(shí)間等信息,進(jìn)而實(shí)現(xiàn)用GPS導(dǎo)航和定位的目的。近幾年來(lái),現(xiàn)場(chǎng)可編程門陣列(FPGA)憑借其開發(fā)過(guò)程投資少、設(shè)計(jì)周期短、靈活方便以及可反復(fù)編程等特點(diǎn),在現(xiàn)代電子設(shè)計(jì)中得到了廣泛應(yīng)用。本設(shè)計(jì)選擇現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)實(shí)現(xiàn)GPS信號(hào)的解析處理。

1 NMEA-0183協(xié)議的數(shù)據(jù)格式

NMEA-0183是美國(guó)國(guó)家海洋電子協(xié)會(huì)(NMEA,The National Marine Electronics Association)為海用電子設(shè)備制定的標(biāo)準(zhǔn)格式,它現(xiàn)在已被廣泛地應(yīng)用于多個(gè)領(lǐng)域的設(shè)備之間的數(shù)據(jù)傳輸。NMEA標(biāo)準(zhǔn)格式輸出采用ASCII碼,每個(gè)ASCII數(shù)據(jù)碼長(zhǎng)8位,串行通信的波特率為9600位/秒,數(shù)據(jù)位8位,開始位1位,停止位1位,無(wú)奇偶校驗(yàn)位。

NMEA-0183協(xié)議由語(yǔ)句組成,每條語(yǔ)句以字符“$”作為語(yǔ)句起始標(biāo)志,數(shù)據(jù)之間以逗號(hào)相隔,字符“*”作為校驗(yàn)和前綴,最后以校驗(yàn)和數(shù)值和回車/換行字符結(jié)束。最常用的有6種語(yǔ)句格式:$GPGGA,$GPGLL,$GPGSA,$GPGSV,$GPRMC,$GPVTG。下面以推薦定位信息GPRMC語(yǔ)句為例介紹數(shù)據(jù)格式。語(yǔ)句的格式如下:

$GPRMC,<1>,<2>,<3>,<4>,<5>,<6>,<7>,<8>,<9>,<10>,<11>,<12>*<13>

<1>UTC時(shí)間,格式hhmmss.sss(時(shí)分秒);

<2>定位狀態(tài),A=有效定位,V=無(wú)效定位;

<3>緯度,ddmm.mmmm(度分)格式(前導(dǎo)位不足則補(bǔ)0);

<4>緯度半球N(北半球)或S(南半球);

<5>經(jīng)度,dddmm.mmmm(度分)格式(前導(dǎo)位不足則補(bǔ)0);

<6>經(jīng)度半球E(東經(jīng))或W(西經(jīng));

<7>地面速率(000.0~999.9節(jié),前導(dǎo)位不足則補(bǔ)0);

<8>地面航向(000.0~359.9度,以真北為參考基準(zhǔn),前導(dǎo)位不足則補(bǔ)0);

<9>UTC日期,ddmmyy(日月年)格式;

<10>磁偏角(000.0~180.0度,前導(dǎo)位不足則補(bǔ)0);

<11>磁偏角方向,E(東)或W(西);

<12>模式指示(僅NMEA-0183 3.00版本輸出,A=自主定位,D=差分,E=估算,N=數(shù)據(jù)無(wú)效);

<13>校驗(yàn)和;

2 NMEA-0183協(xié)議解析器設(shè)計(jì)

2.1 系統(tǒng)的總體設(shè)計(jì)

以深圳星際通公司生產(chǎn)的GP5MX1513F1導(dǎo)航芯片為例進(jìn)行說(shuō)明。該芯片為一個(gè)64并行通道單頻接收機(jī),只接受L1波段的衛(wèi)星信號(hào),定位精度2 m(2D RMS)。該芯片依次輸出6種NMEA信息,分別是:$GPGGA,$GPGLL,$GPGSA,$GPGSV,$GPRMC,$GPVTG,串口默認(rèn)設(shè)置:波特率9 600bps,起始位1位,數(shù)據(jù)位8位,無(wú)奇偶校驗(yàn)位,停止位1位。NMEA-0183協(xié)議解析系統(tǒng)的總體設(shè)計(jì)框圖如圖1所示,GP5MX1513F1導(dǎo)航芯片通過(guò)天線單元接收衛(wèi)星信號(hào),將信號(hào)濾波、下變頻、放大和模數(shù)轉(zhuǎn)換等一系列處理,得到數(shù)字中頻信號(hào),進(jìn)而對(duì)中頻信號(hào)進(jìn)行捕獲、跟蹤、位同步及幀同步,解調(diào)出導(dǎo)航數(shù)據(jù),最后計(jì)算出用戶的緯度、經(jīng)度、高度、速度、時(shí)間等信息,以NMEA-0183協(xié)議格式打包成數(shù)據(jù)幀,再通過(guò)標(biāo)準(zhǔn)的串口輸出數(shù)據(jù)。NMEA-0183協(xié)議解析模塊生成的硬件電路內(nèi)嵌在FPGA中,一方面通過(guò)串口模塊接收GP5MX1513F1芯片發(fā)出的串行數(shù)據(jù),將接收的信號(hào)給解析模塊進(jìn)行處理,另一方面解析模塊根據(jù)NMEA-0183協(xié)議的數(shù)據(jù)格式提取出所需要的信息。

2.2 串口模塊

串口模塊主要負(fù)責(zé)接收由GP5MX1513芯片輸出的導(dǎo)航定位信息,串口模塊通過(guò)波特率發(fā)生器將系統(tǒng)時(shí)鐘進(jìn)行分頻,產(chǎn)生16倍數(shù)據(jù)波特率的時(shí)鐘。系統(tǒng)復(fù)位后,接收端以16倍波特率的速率讀取線路狀態(tài),檢測(cè)信號(hào)GPS_TX出現(xiàn)下降沿,在GPS_TX信號(hào)下降沿后第8個(gè)采樣點(diǎn)確認(rèn)是否為低電平,如果檢測(cè)得到的是高電平,則認(rèn)為起始位無(wú)效,返回到空閑狀態(tài),重新等待起始信號(hào)的到來(lái)。起始位找到后,開始接收數(shù)據(jù),當(dāng)數(shù)據(jù)計(jì)數(shù)器data_bit_cnt計(jì)到7時(shí),8位數(shù)據(jù)都已經(jīng)輸入完成。最后,檢測(cè)停止位,如果正確檢測(cè)到高電平,則

說(shuō)明本幀的各位數(shù)據(jù)正確接收,將數(shù)據(jù)存入到8位數(shù)據(jù)寄存器中,否則出錯(cuò)。

串口模塊接收端的狀態(tài)轉(zhuǎn)移圖如圖2所示,接收機(jī)由4個(gè)工作狀態(tài)組成,分別是空閑狀態(tài)、起始位、數(shù)據(jù)位和停止位。當(dāng)系統(tǒng)復(fù)位后,電路處于空閑狀態(tài),等待信號(hào)的觸發(fā),連續(xù)8個(gè)時(shí)鐘檢測(cè)出數(shù)據(jù)發(fā)生負(fù)跳變,sof信號(hào)為高,進(jìn)入起始狀態(tài),當(dāng)sample為1時(shí),進(jìn)入數(shù)據(jù)位,接著的數(shù)據(jù)位將每隔16個(gè)采樣周期被采樣一次。即取每一位的第8次的波特率時(shí)鐘采樣值來(lái)確保采樣正確。連續(xù)采樣8次后,采樣計(jì)數(shù)器data_bit_cnt==7,進(jìn)入停止位,當(dāng)sample為1時(shí),進(jìn)入空閑狀態(tài),開始接收下一個(gè)數(shù)據(jù)。

在狀態(tài)機(jī)模型的基礎(chǔ)上,使用verilog HDL語(yǔ)言來(lái)描述其功能,其主要代碼如下:

2.3 解析模塊

串口模塊輸出的8位數(shù)據(jù)送到解析模塊,解析模塊采用6MUX1選擇器來(lái)選擇提取哪種語(yǔ)句,通過(guò)外部輸入信號(hào)對(duì)寄存器config_Reg進(jìn)行配置來(lái)實(shí)現(xiàn),當(dāng)config_Reg=000時(shí),提取GGA語(yǔ)句,當(dāng)config_Reg=001時(shí),提取GLL語(yǔ)句,當(dāng)config_Reg=010時(shí),提取GSA語(yǔ)句,當(dāng)config_Reg=001時(shí),提取GSV語(yǔ)句,當(dāng)config_Reg=011時(shí),提取RMC語(yǔ)句,當(dāng)config_Reg =100時(shí),提取VTG語(yǔ)句。下面以RMC語(yǔ)句為例,來(lái)說(shuō)明解析過(guò)程,解析模塊將串口模塊接收端接收的數(shù)據(jù)進(jìn)行循環(huán)檢測(cè),判斷報(bào)文頭、定位狀態(tài)、校驗(yàn)位、結(jié)束位信息,提取時(shí)間信息。首先,對(duì)config_Reg進(jìn)行配置,設(shè)置config_Reg=011;其次,檢測(cè)報(bào)文頭$GPRMC,如果是,則進(jìn)行下一步,否則,繼續(xù)檢測(cè);最后,用逗號(hào)計(jì)數(shù)器的值來(lái)決定提取$GPBMC語(yǔ)句的哪段信息,當(dāng)逗號(hào)計(jì)數(shù)器為1時(shí),提取時(shí)分秒信息,存儲(chǔ)在data_hh_mm_ss寄存器中;當(dāng)逗號(hào)計(jì)數(shù)器為2時(shí),提取定位狀態(tài)信息,當(dāng)VALID信號(hào)為高,則有效定位;當(dāng)VALID信號(hào)為低,則無(wú)效定位;當(dāng)逗號(hào)計(jì)數(shù)器為3時(shí),提取緯度信息,存儲(chǔ)在lat_data寄存器中;當(dāng)逗號(hào)計(jì)數(shù)器為5時(shí),提取經(jīng)度信息,存儲(chǔ)在lon_data寄存器中;當(dāng)逗號(hào)計(jì)數(shù)器為9時(shí),提取日月年信息,存儲(chǔ)在data_dd_mm_yy寄存器中。程序設(shè)計(jì)的流程圖如圖3所示。

其主要代碼如下:

3 仿真測(cè)試及硬件實(shí)現(xiàn)

根據(jù)編寫的測(cè)試模塊在ModelSim 6.2軟件下進(jìn)行了功能仿真,其仿真結(jié)果如圖4所示,GPS_TX為輸入的串行數(shù)據(jù),rcv_data為接收的8位數(shù)據(jù),hh_mm_ss為提取出時(shí)分秒信息:15:49:41,dd_mm_yy為提取出日月年信息:13.06.09,lat_data為提取的緯度信息:3409.3297,lon_data為提取的經(jīng)度信息:10853.6986,從仿真波形上看,仿真的結(jié)果與測(cè)試激、勵(lì)中的數(shù)據(jù)一致。

完成了仿真后,在Quartus II 9.0下進(jìn)行了邏輯綜合,將程序下載到Altera公司生產(chǎn)的CycloneII系列EP2C5T144C8型號(hào)的FPGA中,用Quartus II 9.0軟件自帶的嵌入式邏輯分析儀SignalTapII,對(duì)FPGA內(nèi)部的信號(hào)進(jìn)行觀測(cè),F(xiàn)PGA內(nèi)部實(shí)際工作波形如圖5所示,從硬件調(diào)試結(jié)果觀測(cè),實(shí)際測(cè)出的結(jié)果:年月日2013.08.19,時(shí)分秒00:07:42,緯度為3412.0714,經(jīng)度為10856.6625。由于所測(cè)得時(shí)間信息為世界協(xié)調(diào)時(shí)間,北京時(shí)間與世界協(xié)調(diào)時(shí)相差8個(gè)時(shí)差,北京時(shí)間應(yīng)修正為:08:40:09,所測(cè)得結(jié)果與本地的時(shí)間一致。

結(jié)果分析:從圖4和圖5波形上可以看到我們測(cè)試的結(jié)果,實(shí)際測(cè)試中,我們讓整個(gè)解析過(guò)程連續(xù)工作12 h,沒(méi)有發(fā)現(xiàn)解析錯(cuò)誤、丟包等不正?,F(xiàn)象。因此,大量測(cè)試結(jié)果表明,該模塊能夠正確的接收和處理導(dǎo)航信息。

4 結(jié)論

根據(jù)NMEA—0183協(xié)議格式,提出使用FPGA實(shí)現(xiàn)NMEA-0183信息解析的一種方法,仿真及實(shí)際測(cè)試結(jié)果表明,該電路能夠正確地提取出所需要的信息,如時(shí)間、位置等信息,最終實(shí)現(xiàn)了GPS數(shù)據(jù)采集及處理等工作,為搜查救援、事故定位等工作提供了技術(shù)依據(jù)。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

FPGA(Field-Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列,是一種硬件可重構(gòu)的體系結(jié)構(gòu),以其并行處理能力強(qiáng)、開發(fā)周期短、邏輯可實(shí)時(shí)改變等優(yōu)勢(shì),在數(shù)字信號(hào)處理、圖像處理、通信等多個(gè)領(lǐng)域得到了廣...

關(guān)鍵字: FPGA 現(xiàn)場(chǎng)可編程門陣列

在硬件描述語(yǔ)言(HDL)如Verilog中,浮點(diǎn)數(shù)的處理一直是一個(gè)復(fù)雜且富有挑戰(zhàn)性的領(lǐng)域。盡管浮點(diǎn)數(shù)在算法和數(shù)學(xué)計(jì)算中廣泛使用,但在硬件實(shí)現(xiàn)中,特別是使用Verilog進(jìn)行FPGA(現(xiàn)場(chǎng)可編程門陣列)或ASIC(專用集成...

關(guān)鍵字: Verilog 硬件描述語(yǔ)言

在FPGA(現(xiàn)場(chǎng)可編程門陣列)的廣闊應(yīng)用領(lǐng)域中,數(shù)學(xué)運(yùn)算作為其核心功能之一,對(duì)于實(shí)現(xiàn)高效、精準(zhǔn)的數(shù)據(jù)處理至關(guān)重要。在FPGA的數(shù)學(xué)運(yùn)算體系中,浮點(diǎn)數(shù)與定點(diǎn)數(shù)是兩種關(guān)鍵的數(shù)字表示方式,它們各有特點(diǎn),適用于不同的應(yīng)用場(chǎng)景。本...

關(guān)鍵字: FPGA 現(xiàn)場(chǎng)可編程門陣列 浮點(diǎn)數(shù)

在FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)中,性能和資源利用率的量化是衡量設(shè)計(jì)質(zhì)量和效率的關(guān)鍵指標(biāo)。通過(guò)精確量化這些指標(biāo),設(shè)計(jì)者可以評(píng)估設(shè)計(jì)的實(shí)際效果,進(jìn)而對(duì)設(shè)計(jì)進(jìn)行優(yōu)化和改進(jìn)。本文將深入探討FPGA設(shè)計(jì)中性能與資源利用率的量化...

關(guān)鍵字: FPGA設(shè)計(jì) 現(xiàn)場(chǎng)可編程門陣列

在當(dāng)今的高科技時(shí)代,F(xiàn)PGA(現(xiàn)場(chǎng)可編程門陣列)作為一種高度靈活且功能強(qiáng)大的半導(dǎo)體器件,在通信、數(shù)據(jù)處理、圖像處理等眾多領(lǐng)域發(fā)揮著核心作用。然而,隨著FPGA性能的不斷提升,其功耗也隨之增加,導(dǎo)致散熱問(wèn)題日益凸顯。散熱設(shè)...

關(guān)鍵字: FPGA散熱設(shè)計(jì) 現(xiàn)場(chǎng)可編程門陣列

在FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)中,層次結(jié)構(gòu)的優(yōu)化是提升系統(tǒng)性能、簡(jiǎn)化設(shè)計(jì)復(fù)雜度以及加速開發(fā)流程的重要手段。通過(guò)減少設(shè)計(jì)層次結(jié)構(gòu),我們可以顯著簡(jiǎn)化信號(hào)路由、降低時(shí)序分析的復(fù)雜性,并可能直接提升系統(tǒng)的整體性能。本文將深入...

關(guān)鍵字: FPGA設(shè)計(jì) 現(xiàn)場(chǎng)可編程門陣列

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中,F(xiàn)PGA(現(xiàn)場(chǎng)可編程門陣列)已成為實(shí)現(xiàn)高性能系統(tǒng)的核心組件。然而,僅僅依靠FPGA的硬件特性并不足以充分發(fā)揮其性能潛力。綜合過(guò)程,作為將高級(jí)設(shè)計(jì)描述轉(zhuǎn)化為硬件實(shí)現(xiàn)的關(guān)鍵步驟,對(duì)FPGA的性能有著至關(guān)...

關(guān)鍵字: FPGA 現(xiàn)場(chǎng)可編程門陣列 綜合過(guò)程

Verilog作為一種廣泛使用的硬件描述語(yǔ)言(HDL),在數(shù)字電路設(shè)計(jì)和驗(yàn)證中扮演著核心角色。掌握Verilog中的表達(dá)式與運(yùn)算符是編寫高效、可維護(hù)代碼的關(guān)鍵。本文將詳細(xì)介紹Verilog中的表達(dá)式構(gòu)成、運(yùn)算符分類及其使...

關(guān)鍵字: Verilog 硬件描述語(yǔ)言 HDL

在Verilog硬件描述語(yǔ)言中,函數(shù)(Function)和任務(wù)(Task)是兩種非常重要的構(gòu)造,它們?yōu)樵O(shè)計(jì)者提供了強(qiáng)大的工具來(lái)組織代碼、復(fù)用邏輯以及提高設(shè)計(jì)的可讀性和可維護(hù)性。本文將深入探討Verilog中函數(shù)與任務(wù)的概...

關(guān)鍵字: Verilog Function 硬件描述語(yǔ)言

在數(shù)字電路與系統(tǒng)設(shè)計(jì)中,Verilog作為一種硬件描述語(yǔ)言(HDL),扮演著至關(guān)重要的角色。它允許設(shè)計(jì)師以文本形式描述電路的行為和結(jié)構(gòu),進(jìn)而通過(guò)仿真和綜合工具驗(yàn)證設(shè)計(jì)的正確性。模塊(Module)和接口(Interfac...

關(guān)鍵字: 硬件描述語(yǔ)言 Verilog
關(guān)閉