女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁 > 工業(yè)控制 > 工業(yè)控制
[導(dǎo)讀]1 引言   VHDL是一種面向設(shè)計(jì)、多層次的數(shù)字系統(tǒng)設(shè)計(jì)的標(biāo)準(zhǔn)化硬件描述語言,VHDL不需依賴馮·諾伊曼結(jié)構(gòu),可實(shí)現(xiàn)時(shí)序和真正并行設(shè)計(jì),從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計(jì)途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)

1 引言

  VHDL是一種面向設(shè)計(jì)、多層次的數(shù)字系統(tǒng)設(shè)計(jì)的標(biāo)準(zhǔn)化硬件描述語言,VHDL不需依賴馮·諾伊曼結(jié)構(gòu),可實(shí)現(xiàn)時(shí)序和真正并行設(shè)計(jì),從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計(jì)途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)和元件結(jié)構(gòu)設(shè)計(jì)。VHDL編寫的電路模塊代碼可重復(fù)利用,故簡化設(shè)計(jì),縮短設(shè)計(jì)時(shí)間,提高工作效率。

  2 TP UP-SF微型打印機(jī)簡介

  TP UP-SF系列的高速微型打印機(jī),采用針式撞擊點(diǎn)陣打印,是一類體積小、打印速度快的打印輸出設(shè)備。該系列打印機(jī)配有串行和并行接口,實(shí)現(xiàn)漢字的高速打印,可裝外徑70 mm大打印紙卷。此系列打印機(jī)比較小巧,攜帶方便,適用于小型收款機(jī)、小型計(jì)費(fèi)器、信用卡終端等各種應(yīng)用場合。

  TP UP-SF支持EPSON M一180、M—190和M一160系列的10種機(jī)頭打印;可配置的串行和并行接口,根據(jù)打印機(jī)型號(hào)不同,TP UP—SF的打印速度可達(dá)2.5行/s,打印密度最高為252點(diǎn)/行。

  微型打印機(jī)具有40個(gè)通用ESC/P打印控制命令和FS漢字打印控制命令。其中包括:字符、點(diǎn)陣圖形打印命令和漢字打印命令。對(duì)于前者ESC/P命令支持字符打印及放大,上、下劃線和點(diǎn)正圖形,用戶自定義字符打印,實(shí)現(xiàn)打印格式設(shè)置,十六進(jìn)制形式打印等功能。而后者,F(xiàn)S命令支持機(jī)內(nèi)國標(biāo)一、二級(jí)硬漢字庫打印漢字,羅馬字母(A6區(qū))和制表符(A9區(qū))。

  3 微型打印機(jī)的接口連接

  3.1 串口連接

  TP UP—SF系列打印機(jī)的S型機(jī)采用與RS-232C標(biāo)準(zhǔn)兼容的D一25串行接口,其接口插座則與IBM PC的RS一232C相配合。串行接口引腳排列如圖l所示,表l為串行接口引腳信號(hào)說明。


有2種握手方式可供選用,一種是標(biāo)志控制方式,另一種是XON/XOFF協(xié)議方式。串行數(shù)據(jù)傳輸采用異步通訊格式,串行通訊的數(shù)據(jù)格式和波特率可由用戶自行設(shè)定。

  3.2 并口連接

  TP UP-SF系列打印機(jī)的P型機(jī)采用與Centmnics標(biāo)準(zhǔn)兼容的D一25并行接口,接口插座則與IBM PC的打印接口相配合。并行接口引腳排列如圖2所示,表2為并行接口引腳信號(hào)說明。

  圖3為并行接口的時(shí)序,F(xiàn)PGA按照這些信號(hào)工作時(shí)序進(jìn)行正確控制。當(dāng)輸入信號(hào)進(jìn)入打印機(jī)時(shí),即可驅(qū)動(dòng)打印機(jī)完成打印工作。

  4 系統(tǒng)設(shè)計(jì)

  按照從上至下的可編程系統(tǒng)設(shè)計(jì)思想,利用Ahera公司的CYCL0N系列FPGA器件,通過QUARTUS II開發(fā)工具,完成了FPGA所需的硬件系統(tǒng)的設(shè)計(jì)和軟件開發(fā)。采用模塊式設(shè)計(jì),從存儲(chǔ)器讀取數(shù)據(jù),再送入至微型打印機(jī)打印。

  4.1 硬件電路設(shè)計(jì)

  硬件電路以FPGA為中心,實(shí)現(xiàn)存儲(chǔ)器的接口電路設(shè)計(jì),以及對(duì)打印機(jī)的并口接口電路設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)采用Flash存儲(chǔ)器,它是一種可擦除、非易失性存儲(chǔ)器,可實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)功能,便于數(shù)據(jù)傳輸。圖4為Flash存儲(chǔ)器的部分電路連接圖。

 4.2 基于狀態(tài)機(jī)的打印控制模塊設(shè)計(jì)

  微型打印機(jī)控制模塊主要控制打印機(jī)的工作時(shí)序,使其能夠正常工作。控制模塊主要是利用VHDL語言的狀態(tài)機(jī)實(shí)現(xiàn)。根據(jù)時(shí)序圖并結(jié)合打印機(jī)特性,在編寫狀態(tài)機(jī)時(shí),分為3個(gè)狀態(tài),其狀態(tài)轉(zhuǎn)換圖如圖5所示。

  這個(gè)控制模塊的主要信號(hào)目有:reset,ask,stb和busy。其中前3個(gè)信號(hào)是微型打印機(jī)的并行接口信號(hào)。而busy信號(hào)為高電平表示打印機(jī)正“忙”,不能接收數(shù)據(jù);ask信號(hào)是應(yīng)答脈沖,低電平表示數(shù)據(jù)已接收且打印機(jī)已準(zhǔn)備好接收下一個(gè)數(shù)據(jù);sth信號(hào)是數(shù)據(jù)選通觸發(fā)脈沖,下降沿時(shí)讀入數(shù)據(jù)。當(dāng)reset為‘0’時(shí),對(duì)所有輸入數(shù)據(jù)進(jìn)行預(yù)置并初始化狀態(tài)機(jī);busy為‘0’則進(jìn)入下一狀態(tài),輸入數(shù)據(jù),延時(shí)后,進(jìn)入下一個(gè)狀態(tài),判斷ask是否為‘0’。若ask為‘0’則轉(zhuǎn)到初始狀態(tài),接下來進(jìn)行下一輪循環(huán)。

  5 結(jié)論

  設(shè)計(jì)的微型打印機(jī)的控制器已經(jīng)系統(tǒng)調(diào)試,該控制器具有較強(qiáng)的移植性,打印機(jī)的輸入數(shù)據(jù)是系統(tǒng)存儲(chǔ)器數(shù)據(jù),稍加改動(dòng)就可實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的打印功能,能夠使用在任意一個(gè)由FPGA構(gòu)成的系統(tǒng)中使用,具有良好的應(yīng)用前景。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字電路設(shè)計(jì)中,F(xiàn)PGA(現(xiàn)場可編程門陣列)憑借其高度的靈活性和可重配置性,成為了實(shí)現(xiàn)復(fù)雜邏輯和算法的重要平臺(tái)。為了提高設(shè)計(jì)效率和復(fù)用性,參數(shù)化模塊的設(shè)計(jì)顯得尤為重要。參數(shù)化模塊允許設(shè)計(jì)者通過調(diào)整模塊內(nèi)部的參數(shù)來改變其...

關(guān)鍵字: FPGA設(shè)計(jì) Verilog VHDL

在嵌入式系統(tǒng)中,板上通信接口是指用于將各種集成電路與其他外圍設(shè)備交互連接的通信通路或總線。下面將逐一說明常用的板上通信接口。

關(guān)鍵字: UART 1-Wire接口 并行接口

以下內(nèi)容中,小編將對(duì)基于FPGA VHDL的ASK調(diào)制與解調(diào)的相關(guān)內(nèi)容進(jìn)行著重介紹和闡述

關(guān)鍵字: FPGA VHDL ASK

在這篇文章中,小編將對(duì)FPGA的相關(guān)內(nèi)容和情況加以介紹以幫助大家增進(jìn)對(duì)它的了解程度,和小編一起來閱讀以下內(nèi)容吧。

關(guān)鍵字: FPGA 芯片 VHDL

許多有經(jīng)驗(yàn)的設(shè)計(jì)人員都知道,通過簡單地將補(bǔ)償引腳連接在一起,使用峰值電流模式控制器通常更容易實(shí)現(xiàn)均流。我們可以通過這種方式獲得合理的精度,因?yàn)殡娏髂J娇刂破魃系难a(bǔ)償電壓與峰值電感電流成正比,后者與輸出電流有關(guān)。將補(bǔ)償引腳...

關(guān)鍵字: 電壓 同步降壓穩(wěn)壓器 控制器設(shè)計(jì) DC

可編程邏輯器件是通過EDA技術(shù)將電子應(yīng)用系統(tǒng)的既定功能和技術(shù)指標(biāo)具體實(shí)現(xiàn)的硬件載體,F(xiàn)PGA作為實(shí)現(xiàn)這一途徑的主流器件之一,具有直接面向用戶,靈活性和通用性極大,使用方便,硬 件測試和實(shí)現(xiàn)快捷等特點(diǎn)。

關(guān)鍵字: EDA FPGA VHDL

摘要:針對(duì)傳統(tǒng)基于單片機(jī)設(shè)計(jì)的出租車計(jì)費(fèi)器系統(tǒng)的諸多不足,提出了一種利用VHDL設(shè)計(jì)的基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)方案。該方案模擬了出租車的啟動(dòng)、停止、暫停、換擋等功能,并用動(dòng)態(tài)掃描電路顯示出租車所走的里程及其所...

關(guān)鍵字: VHDL CPLD 出租車計(jì)費(fèi)器 QuartusII

MicroBlaze是一款基于構(gòu)造的的嵌入式微處理器,它的顯著優(yōu)勢在于能滿足復(fù)雜應(yīng)用的需求,在除了運(yùn)行簡單的通用應(yīng)用以外,還能運(yùn)行操作系統(tǒng)。 設(shè)計(jì)人員能夠在當(dāng)前所有的賽靈思架構(gòu)中實(shí)施Mi

關(guān)鍵字: 微控制器 MICROBLAZE 控制器設(shè)計(jì) FPGA設(shè)計(jì)

(文章來源:顯示網(wǎng)) 新型的“納米芽”(NanoBud)碳材料結(jié)合了富勒烯(fullerene)與納米管(CNT)的最佳特質(zhì),形成一種布滿芽狀鍵合的1nm直徑碳納米管。這種性能更優(yōu)越的碳

關(guān)鍵字: 薄膜 感測器 NI 控制器設(shè)計(jì)

當(dāng)前的磁帶機(jī)(庫)支持的備份技術(shù)主要有DAT、8mm、DLT、LTO、AIT及VXA等。存儲(chǔ)容量是指在數(shù)據(jù)未被壓縮前磁帶機(jī)所能存儲(chǔ)的最大數(shù)據(jù)量。

關(guān)鍵字: i2c spi接口 存儲(chǔ)技術(shù) 并行接口
關(guān)閉