以下內(nèi)容中，小編將對(duì)基于FPGA VHDL的ASK調(diào)制與解調(diào)的相關(guān)內(nèi)容進(jìn)行著重介紹和闡述，希望本文能幫您增進(jìn)對(duì)VHDL的了解，和小編一起來(lái)看看吧。

一、VHDL特點(diǎn)

今日給各位大俠帶來(lái)基于FPGA VHDL 的 ASK調(diào)制與解調(diào)，首先，我們來(lái)了解一下VHDL的特點(diǎn)。

與其他硬件描述語(yǔ)言相比，VHDL具有以下特點(diǎn)：

1.功能強(qiáng)大、設(shè)計(jì)靈活VHDL具有功能強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的源代碼來(lái)描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。VHDL還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。

2.支持廣泛、易于修改由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語(yǔ)言，大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用VHDL編寫的源代碼，因?yàn)閂HDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。

3.強(qiáng)大的系統(tǒng)硬件描述能力VHDL具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。另外，VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。VHDL支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來(lái)較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。

4.獨(dú)立于器件的設(shè)計(jì)、與工藝無(wú)關(guān)設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)其功能。

5.很強(qiáng)的移植能力VHDL是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。

二、基于FPGA VHDL的ASK調(diào)制與解調(diào)

（一）ASK

在通信原理中把通信信號(hào)按調(diào)制方式可分為調(diào)頻、調(diào)相和調(diào)幅三種。數(shù)字傳輸?shù)某Ｓ谜{(diào)制方式主要分為：

正交振幅調(diào)制（QAM）：調(diào)制效率高，要求傳送途徑的信噪比高，適合有線電視電纜傳輸。

鍵控移相調(diào)制（QPSK）：調(diào)制效率高，要求傳送途徑的信噪比低，適合衛(wèi)星廣播。

殘留邊帶調(diào)制（VSB）：抗多徑傳播效應(yīng)好（即消除重影效果好），適合地面廣播。

編碼正交頻分調(diào)制（COFDM）：抗多徑傳播效應(yīng)和同頻干擾好，適合地面廣播和同頻網(wǎng)廣播。

ASK即“幅移鍵控”又稱為“振幅鍵控”，也有稱為“開關(guān)鍵控”（通斷鍵控）的，所以又記作OOK信號(hào)。ASK是一種相對(duì)簡(jiǎn)單的調(diào)制方式。幅移鍵控（ASK）相當(dāng)于模擬信號(hào)中的調(diào)幅，只不過(guò)與載頻信號(hào)相乘的是二進(jìn)制數(shù)碼而已。幅移就是把頻率、相位作為常量，而把振幅作為變量，信息比特是通過(guò)載波的幅度來(lái)傳遞的。

載波幅度是隨著調(diào)制信號(hào)而變化的。其最簡(jiǎn)單的形式是，載波在二進(jìn)制調(diào)制信號(hào)控制下通斷， 這種方式還可稱作通-斷鍵控或開關(guān)鍵控(OOK) 。

調(diào)制方法：用相乘器實(shí)現(xiàn)調(diào)制器。

調(diào)制類型：2ASK，MASK。

解調(diào)方法：相干法，非相干法。

（二）主要源碼

1. ASK調(diào)制VHDL程序

2. ASK解調(diào)VHDL程序

（三）仿真驗(yàn)證

1. ASK調(diào)制VHDL程序仿真圖

a. 基帶碼長(zhǎng)等于載波f的6個(gè)周期。

b. 輸出的調(diào)制信號(hào)y滯后于輸入基帶信號(hào)x一個(gè) clk 時(shí)間。

2. ASK解調(diào)VHDL程序仿真圖

a. 在q=11時(shí)，m清零。

b. 在q=10時(shí)，根據(jù)m的大小，進(jìn)行對(duì)輸出基帶信號(hào)y的電平的判決。

c. 在q為其它時(shí)，m計(jì)xx（x信號(hào)的寄存器）的脈沖數(shù)。

d. 輸出的基帶信號(hào)y滯后輸入的調(diào)制信號(hào)x 10個(gè)clk。

以上便是小編此次帶來(lái)的全部?jī)?nèi)容，十分感謝大家的耐心閱讀，想要了解更多相關(guān)內(nèi)容，或者更多精彩內(nèi)容，請(qǐng)一定關(guān)注我們網(wǎng)站哦。