盡管硅是電子產(chǎn)品中使用最廣泛的半導(dǎo)體，但最近的研究表明它有一些局限性，特別是在大功率應(yīng)用中。帶隙是基于半導(dǎo)體的電路的相關(guān)因素，因?yàn)楦邘对诟邷?、電壓和頻率下的操作方面具有優(yōu)勢(shì)。硅的帶隙為 1.12 eV，而碳化硅的帶隙值高 3 倍，為 3.2 eV，因此性能和效率更高，開(kāi)關(guān)頻率更高，總占位面積更小。

SiC MOSFET具有卓越的特性和單極傳導(dǎo)機(jī)制，這導(dǎo)致它們的尺寸減小并提高了開(kāi)關(guān)性能。此外，當(dāng)具有相同的電流和電壓額定值時(shí)，SIC MOSFET 的尺寸可以小于 Si 對(duì)應(yīng)物，正如 Huang 的品質(zhì)因數(shù)1中所推論的那樣。由于尺寸更小，整體寄生電容更小，這使得 SiC MOSFET 能夠?qū)崿F(xiàn)高開(kāi)關(guān)速度和低導(dǎo)通電阻。因此，基于 SiC 的轉(zhuǎn)換器在混合動(dòng)力/電動(dòng)汽車(chē)、太陽(yáng)能逆變器和不間斷電源中具有巨大的應(yīng)用潛力。

先前的研究表明，SiC 芯片尺寸的顯著減小僅針對(duì)有源區(qū)域。由于位于有源區(qū)邊界處的邊緣電場(chǎng)，無(wú)法縮放包圍有源區(qū)并有助于成功實(shí)現(xiàn)近乎理想的雪崩擊穿的終止區(qū)。一組研究人員開(kāi)展了工作，分析了從終端區(qū)域引入的寄生電容以及它如何影響 SiC MOSFET 的開(kāi)關(guān)損耗。2這項(xiàng)研究部分得到了國(guó)家自然科學(xué)基金的支持，部分得到了寬帶隙半導(dǎo)體電力電子器件國(guó)家重點(diǎn)實(shí)驗(yàn)室的支持。

分析終端區(qū)域中的 SiC MOSFET

在題為“終端區(qū)域?qū)?SiC MOSFET 開(kāi)關(guān)損耗的影響”的論文中，研究人員分析了終端區(qū)域?qū)纳娙莸挠绊憽：?jiǎn)而言之，寄生電容是電子元件或電路的各部分之間由于彼此接近而存在的不可避免但不希望出現(xiàn)的電容。

輸入電容、輸出電容和反向傳輸電容都取決于 SiC MOSFET 的所有三個(gè)端子之間的電容。由于在柵極總線和源電極之間存在物理重疊，因此柵極下方的氧化層比柵極氧化層厚。由于柵極和漏極之間以及柵極和源極端子之間沒(méi)有重疊，因此它們對(duì)總電容的貢獻(xiàn)很小。因此，漏源端電容由有源區(qū)和終端區(qū)的等效電容組成。

該團(tuán)隊(duì)使用 TCAD Sentaurus 來(lái)演示寄生電容在 SiC MOSFET 開(kāi)啟和關(guān)閉事件期間的工作原理。TCAD Sentaurus 是一種先進(jìn)的多維仿真器，能夠仿真硅基器件的電氣、熱學(xué)和光學(xué)特性，用于開(kāi)發(fā)和優(yōu)化半導(dǎo)體工藝技術(shù)。器件兩端的電壓 (V ds ) 與流經(jīng)器件的電流 (I ds ) 重疊會(huì)導(dǎo)致開(kāi)關(guān)損耗。為了說(shuō)明 SiC MOSFET 內(nèi)部的開(kāi)關(guān)過(guò)程，通道電流 (I ch ) 通過(guò)柵極通道引入。

在導(dǎo)通過(guò)程的米勒間隔期間，柵極到漏極電容 (C gd ) 和有源區(qū)電容 (C acti ) 由于來(lái)自終端中引入的電容的放電電流 (I term ) 的電阻流而放電區(qū)域(C項(xiàng))通過(guò)位于有源區(qū)的柵極溝道。在此區(qū)間內(nèi)流過(guò)柵極溝道的耗散電流或溝道電流 (I ch ) 是終端區(qū)中流動(dòng)的電流 (I term ) 以及有源區(qū)電容 (I acti ) 和漏極的放電電流的組合源電流 (I ds )。

而對(duì)于關(guān)斷過(guò)程的米勒間隔，一部分漏源電流 (I ds )不是流經(jīng)柵極溝道，而是開(kāi)始對(duì)有源區(qū)和終端區(qū)中引入的電容充電(C acti和 C term)，如下圖所示。此處，耗散通道電流 (I ch ) 不包括 C term和 C acti的電流(即I ch = I ds – I acti – I term)。

結(jié)果

開(kāi)關(guān)損耗分為 E ON (I ds )、E acti、E term和 E OFF (I ch )。E ON (I ds )、E acti和 E term的值是比較值，而 E OFF (I ch ) 在各種阻斷電壓和額定電流下變得非常低。隨著更高額定電流的有源區(qū)面積的增加，E acti增加了總開(kāi)關(guān)損耗的比例。如果使用相對(duì)較弱的柵極驅(qū)動(dòng)器，則 E ON (I ds ) 和 E OFF (Ich ) 會(huì)更大。另一方面，E acti和 E term對(duì)于特定的 MOSFET 是固定的。對(duì)于 SiC MOSFET 的 E OFF，很少有電流流過(guò)柵極通道，產(chǎn)生很少的焦耳熱，但幾乎所有電流都將 C acti和 C項(xiàng)充電為位移電流。這導(dǎo)致較低的 E OFF (I ch ) 值。

結(jié)論

使用 TCAD Sentaurus 和考慮終端區(qū)域影響的開(kāi)關(guān)損耗模型模擬了對(duì) SiC MOSFET 終端區(qū)域的物理洞察。經(jīng)驗(yàn)證，端接區(qū)對(duì)開(kāi)關(guān)損耗的影響不容忽視，特別是對(duì)于低額定電流 SiC MOSFET。開(kāi)通損耗的重要組成部分之一是E term和E acti，這是一種本征損耗，與常用的電測(cè)量估計(jì)相當(dāng)，甚至更高。

E ON應(yīng)包括E term和E acti，而E OFF與傳統(tǒng)開(kāi)關(guān)損耗估計(jì)相比應(yīng)排除E term和E acti 。對(duì) C項(xiàng)的考慮進(jìn)一步加劇了對(duì) E ON和 E OFF的低估和高估。不準(zhǔn)確的損耗估計(jì)可能會(huì)影響特定應(yīng)用的 SiC MOSFET 選擇和應(yīng)用電路設(shè)計(jì)。