對(duì)于不同的設(shè)計(jì)要求，工程師可以選擇使用半定制設(shè)計(jì)途徑，例如采用可編程邏輯器件(現(xiàn)場(chǎng)可編程邏輯門(mén)陣列等)或基于標(biāo)準(zhǔn)單元庫(kù)的專用集成電路來(lái)實(shí)現(xiàn)硬件電路;也可以使用全定制設(shè)計(jì)，控制晶體管版圖到系統(tǒng)結(jié)構(gòu)的全部細(xì)節(jié)。

全定制設(shè)計(jì)這種設(shè)計(jì)方式要求設(shè)計(jì)人員利用版圖編輯器來(lái)完成版圖設(shè)計(jì)、參數(shù)提取、單元表征，然后利用這些自己設(shè)計(jì)的單元來(lái)完成電路的構(gòu)建。通常，全定制設(shè)計(jì)是為了最大化優(yōu)化電路性能。如果標(biāo)準(zhǔn)單元庫(kù)中缺少某種所需的單元，也需要采取全定制設(shè)計(jì)的方法完成所需的單元設(shè)計(jì)。不過(guò)，這種設(shè)計(jì)方式通常需要較長(zhǎng)的時(shí)間。半定制設(shè)計(jì)與全定制設(shè)計(jì)相對(duì)的設(shè)計(jì)方式為半定制設(shè)計(jì)。簡(jiǎn)而言之，半定制集成電路設(shè)計(jì)是基于預(yù)先設(shè)計(jì)好的某些邏輯單元。例如，設(shè)計(jì)人員可以在標(biāo)準(zhǔn)組件庫(kù)(通?？梢詮牡谌劫?gòu)買(mǎi))的基礎(chǔ)上設(shè)計(jì)專用集成電路，從中選取所需的邏輯單元(例如各種基本邏輯門(mén)、觸發(fā)器等)來(lái)搭建所需的電路。他們也可以使用可編程邏輯器件來(lái)完成設(shè)計(jì)，這類器件的幾乎所有物理結(jié)構(gòu)都已經(jīng)固定在芯片之中，僅剩下某些連線可以由用戶編程決定其連接方式。

與這些預(yù)先設(shè)計(jì)好的邏輯單元有關(guān)的性能參數(shù)通常也由其供應(yīng)商提供，以方便設(shè)計(jì)人員進(jìn)行時(shí)序、功耗分析。在半定制的現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)上實(shí)現(xiàn)設(shè)計(jì)的優(yōu)點(diǎn)是開(kāi)發(fā)周期短、成本低?？删幊踢壿嬈骷删幊踢壿嬈骷ǔＳ砂雽?dǎo)體廠家提供商品芯片，這些芯片可以通過(guò)JTAG等方式和計(jì)算機(jī)連接，因此設(shè)計(jì)人員可以用電子設(shè)計(jì)自動(dòng)化工具來(lái)完成設(shè)計(jì)，然后將利用設(shè)計(jì)代碼來(lái)對(duì)邏輯芯片編程?？删幊踢壿嬯嚵行酒诔鰪S前就提前定義了邏輯門(mén)構(gòu)成的陣列，而邏輯門(mén)之間的連接線路則可以通過(guò)編程來(lái)控制連接與斷開(kāi)。隨著技術(shù)的發(fā)展，對(duì)連接線的編程可以通過(guò)EPROM(利用較高壓電編程、紫外線照射擦除)、EEPROM(利用電信號(hào)來(lái)多次編程和擦除)、SRAM、閃存等方式實(shí)現(xiàn)。現(xiàn)場(chǎng)可編程邏輯門(mén)陣列是一種特殊的可編程邏輯器件，它的物理基礎(chǔ)是可配置邏輯單元，由查找表、可編程多路選擇器、寄存器等結(jié)構(gòu)組成。查找表可以用來(lái)實(shí)現(xiàn)邏輯函數(shù)，如三個(gè)輸入端的查找表可以實(shí)現(xiàn)所有三變量的邏輯函數(shù)。專用集成電路針對(duì)特殊應(yīng)用設(shè)計(jì)的專用集成電路(ASIC)的優(yōu)點(diǎn)是面積、功耗、時(shí)序可以得到最大程度地優(yōu)化。專用集成電路只能在整個(gè)集成電路設(shè)計(jì)完成之后才能開(kāi)始制造，而且需要專業(yè)的半導(dǎo)體工廠的參與。

專用集成電路可以是基于標(biāo)準(zhǔn)單元庫(kù)，也可以是全定制設(shè)計(jì)。在后一種途徑中，設(shè)計(jì)人員對(duì)于晶圓上組件的位置和連接有更多的控制權(quán)，而不像可編程邏輯器件途徑，只能選擇使用其中部分硬件資源，從而造成部分資源被浪費(fèi)。專用集成電路的面積、功耗、時(shí)序特性通常可以得到更好的優(yōu)化。然而，專用集成電路的設(shè)計(jì)會(huì)更加復(fù)雜，并且需要專門(mén)的工藝制造部門(mén)(或者外包給晶圓代工廠)才能將GDSII文件制造成電路。一旦專用集成電路芯片制造完成，就不能像可編程邏輯器件那樣對(duì)電路的邏輯功能進(jìn)行重新配置。對(duì)于單個(gè)產(chǎn)品，在專用集成電路上實(shí)現(xiàn)集成電路的經(jīng)濟(jì)、時(shí)間成本都比可編程邏輯器件高，因此在早期的設(shè)計(jì)與調(diào)試過(guò)程中，常用可編程邏輯器件，尤其是現(xiàn)場(chǎng)可編程邏輯門(mén)陣列;如果所設(shè)計(jì)的集成電路將要在后期大量投產(chǎn)，那么批量生產(chǎn)專用集成電路將會(huì)更經(jīng)濟(jì)。

隨著超大規(guī)模集成電路的復(fù)雜程度不斷提高，電路制造后的測(cè)試所需的時(shí)間和經(jīng)濟(jì)成本也不斷增加。以往，人們將絕大多數(shù)精力放在設(shè)計(jì)本身，而并不考慮之后的測(cè)試，因?yàn)槟菚r(shí)的測(cè)試相對(duì)更為簡(jiǎn)單。近年來(lái)，測(cè)試本身也逐漸成為一個(gè)龐大的課題。比如，從電路外部控制某些內(nèi)部信號(hào)使得它們呈現(xiàn)特定的邏輯值比較容易，而某些內(nèi)部信號(hào)由于依賴大量其它內(nèi)部信號(hào)，從外部很難直接改變它們的數(shù)值。此外，內(nèi)部信號(hào)的改變很多時(shí)候不能在主輸出端觀測(cè)(有時(shí)主輸出端的信號(hào)輸出看似正確，其實(shí)內(nèi)部狀態(tài)是錯(cuò)誤的，僅觀測(cè)主輸出端的輸出不足以判斷電路是否正常工作)。以上兩類問(wèn)題，即可控制性和可觀測(cè)性，是可測(cè)試性的兩大組成部分。