FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

Altera Agilex?? 7 M 系列FPGA正式量產(chǎn)，提供行業(yè)領(lǐng)先的內(nèi)存帶寬

經(jīng)優(yōu)化，Agilex?? 7 M系列 FPGA專為 AI與數(shù)據(jù)密集型應(yīng)用設(shè)計(jì)，有效緩解內(nèi)存瓶頸

廠商動(dòng)態(tài)
2025-04-09

內(nèi)存帶寬 FPGA
如何在Petalinux 2024.2上啟動(dòng)Linux并開發(fā)實(shí)際應(yīng)用程序

在ZCU104上部署PetaLinux 2024.2，并提供安裝、引導(dǎo)和自定義應(yīng)用程序，用于高級(jí)嵌入式系統(tǒng)開發(fā)。

電路設(shè)計(jì)項(xiàng)目集錦
2025-04-07

Linux ZCU104 FPGA
Microchip PolarFire? SoC FPGA通過AEC-Q100汽車級(jí)認(rèn)證

穩(wěn)健型低功耗方案滿足嚴(yán)苛環(huán)境下的汽車可靠性標(biāo)準(zhǔn)

Microchip
2025-03-27

嵌入式 SoC FPGA
利用高精度窗口監(jiān)控器有效提高電源輸出性能

技術(shù)發(fā)展日新月異，為應(yīng)對(duì)功耗和散熱挑戰(zhàn)，改善應(yīng)用性能，F(xiàn)PGA、處理器、DSP和ASIC等數(shù)字計(jì)算器件的內(nèi)核電壓逐漸降低。同時(shí)，這也導(dǎo)致內(nèi)核電源容差變得更小，工作電壓范圍變窄。大多數(shù)開關(guān)穩(wěn)壓器并非完美無缺，但內(nèi)核電壓降低的趨勢(shì)要求電源供應(yīng)必須非常精確，以確保電路正常運(yùn)行1。窗口電壓監(jiān)控器有助于確保器件在適當(dāng)?shù)膬?nèi)核電壓水平下運(yùn)行，但閾值精度是使可用電源窗口最大化的重要因素2。

ADI
2025-03-24

DSP 處理器 FPGA
解析FPGA跨時(shí)鐘域處理方法

只要FPGA設(shè)計(jì)中的所有資源不全屬于一個(gè)時(shí)鐘域，那么就可能存在跨時(shí)鐘域問題，因?yàn)楫惒竭壿嬈鋵?shí)也可以看做一種特殊的跨時(shí)鐘域問題。

技術(shù)前線
2025-03-20

時(shí)鐘 FPGA
FPGA與MCU協(xié)同開發(fā)：軟硬件任務(wù)劃分與通信優(yōu)化

在現(xiàn)代嵌入式系統(tǒng)設(shè)計(jì)中，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門陣列）與MCU（微控制器）的協(xié)同開發(fā)已成為一種高效且靈活的設(shè)計(jì)方案。FPGA以其高度并行處理和可重構(gòu)性，擅長(zhǎng)處理高速、復(fù)雜的數(shù)據(jù)運(yùn)算任務(wù)；而MCU則以其低功耗、易編程的特點(diǎn)，擅長(zhǎng)處理系統(tǒng)控制任務(wù)。通過合理的軟硬件任務(wù)劃分與通信優(yōu)化，可以充分發(fā)揮兩者的優(yōu)勢(shì)，提升系統(tǒng)整體性能。

嵌入式分享
2025-03-18

MCU FPGA
Andes晶心科技20周年，啟動(dòng)品牌新篇章，全新 Logo正式亮相

從亞洲到全球領(lǐng)航，Andes晶心科技以RISC-V為核心，重新定義處理器的未來。

晶心科技
2025-03-13

處理器 RISC-V FPGA
Altera FPGA突破創(chuàng)新邊界，加速智能邊緣領(lǐng)域發(fā)展

以全新可編程解決方案，助力嵌入式系統(tǒng)實(shí)現(xiàn)定制化AI推理、實(shí)時(shí)計(jì)算和低延遲。

廠商動(dòng)態(tài)
2025-03-11

AI FPGA
如何使用FPGA開發(fā)

與傳統(tǒng)的微控制器相比，F(xiàn)PGA(現(xiàn)場(chǎng)可編程門陣列)是獨(dú)一無二的，因?yàn)樗鼈儾粓?zhí)行順序指令。相反，它們由一組可配置的邏輯塊組成，這些邏輯塊可以被重新編程以執(zhí)行自定義的數(shù)字邏輯功能。這使得FPGA可以并行執(zhí)行多個(gè)操作，使其在信號(hào)處理、數(shù)據(jù)處理和實(shí)時(shí)控制等特定任務(wù)中非常高效。

電路設(shè)計(jì)項(xiàng)目集錦
2025-03-10

微控制器模數(shù)轉(zhuǎn)換器 FPGA
在Ubuntu上安裝2024.2版本AMD FPGA工具集的參考指南

在FPGA工具的軟件世界中，用于在FPGA上開發(fā)設(shè)計(jì)的ide似乎每年都在加速，我在這里使用“加速”是一個(gè)雙關(guān)語。這就意味著不缺少安裝技巧和技巧。所以我在這里再次使用AMD FPGA工具版本2024.2，因?yàn)槲以谶@個(gè)安裝過程中發(fā)現(xiàn)了一些新的東西(甚至不要問我專門用于Vivado/Vitis安裝的硬盤空間的絕對(duì)數(shù)量)。

電路設(shè)計(jì)項(xiàng)目集錦
2025-03-09

Linux python FPGA
Ceva 與 Arm 和 SynaXG 合作重新定義高能效 5G NR 處理實(shí)現(xiàn)可持續(xù)LEO衛(wèi)星和5G增強(qiáng)版本無線基礎(chǔ)設(shè)施

定制化基帶處理解決方案結(jié)合Arm Neoverse CPU、Ceva硬件加速5G NR基帶平臺(tái)和SynaXG 5G NR RAN專業(yè)技術(shù)，效率相比傳統(tǒng)解決方案提高10倍，相比FPGA替代方案提高20倍

CEVA
2025-03-07

CPU 5G FPGA
如何使用Vitis Model Composer從建模到部署生成FPGA IP核

在當(dāng)今快節(jié)奏的世界中，技術(shù)正以前所未有的速度發(fā)展，F(xiàn)PGA設(shè)計(jì)也不例外。高級(jí)工具正在迅速出現(xiàn)，以前所未有的速度加速開發(fā)。傳統(tǒng)上，F(xiàn)PGA設(shè)計(jì)包括用硬件描述語言(hdl)編寫代碼，并使用合成工具來映射設(shè)計(jì)。雖然這些傳統(tǒng)方法仍然是必不可少的，但像Vitis Model Composer和HDL Coder這樣的工具已經(jīng)大大簡(jiǎn)化了開發(fā)過程，特別是對(duì)于基于sdr和fpga的系統(tǒng)。BAE系統(tǒng)公司的一位高級(jí)官員表示：“一位擁有多年VHDL編程經(jīng)驗(yàn)的工程師用我們的傳統(tǒng)設(shè)計(jì)流程手工編寫了一個(gè)功能齊全的SDR波形，耗時(shí)645小時(shí)。另一位經(jīng)驗(yàn)有限的工程師使用Simulink和Xilinx System Generator在不到46小時(shí)內(nèi)完成了相同的項(xiàng)目。”

電路設(shè)計(jì)項(xiàng)目集錦
2025-03-06

Analysis VHDL編程 FPGA
通過使用Basys 3開發(fā)來回顧FPGA設(shè)計(jì)的基礎(chǔ)知識(shí)以及與簡(jiǎn)單執(zhí)行器的接口

多年來，在超過100個(gè)Hackster項(xiàng)目中，我們研究了一些非常深入和復(fù)雜的解決方案，從機(jī)器人到視覺處理，創(chuàng)建自己的硬件，當(dāng)然還有涵蓋數(shù)學(xué)等概念的項(xiàng)目，以及fpga中的濾波。

電路設(shè)計(jì)項(xiàng)目集錦
2025-02-25

執(zhí)行器旋轉(zhuǎn)編碼器 Basys 3 FPGA
國(guó)產(chǎn)FPGASOC雙目視覺處理系統(tǒng)開發(fā)實(shí)例-米爾安路DR1M90開發(fā)板

本系統(tǒng)基于米爾MYC-YM90X核心板構(gòu)建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構(gòu)計(jì)算平臺(tái)，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協(xié)同優(yōu)勢(shì)。通過AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道（峰值帶寬可達(dá)12.8GB/s），實(shí)現(xiàn)ARM與FPGA間的納秒級(jí)（ns）延遲交互，較傳統(tǒng)方案提升了3倍的傳輸效率，極大地提升了系統(tǒng)整體性能。

米爾電子
2025-02-20

核心板視覺處理系統(tǒng) FPGA
FPGA設(shè)計(jì)需要掌握的幾個(gè)重要知識(shí)點(diǎn)

現(xiàn)在的FPGA不僅包含以前的LE,RAM也更大更快更靈活，管教IOB也更加的復(fù)雜，支持的IO類型也更多，而且內(nèi)部還集成了一些特殊功能單元。

技術(shù)前線
2025-02-19

RAM FPGA
CORDIC IP教程：創(chuàng)建一個(gè)NCO的正弦余弦生成

學(xué)習(xí)如何在Vivado中使用CORDIC IP實(shí)現(xiàn)數(shù)控振蕩器(NCO) !

電路設(shè)計(jì)項(xiàng)目集錦
2025-01-16

數(shù)控振蕩器 Vivado FPGA
僅使用與門的BCD到十進(jìn)制解碼器創(chuàng)建一個(gè)電路

這個(gè)項(xiàng)目的想法是在我完成數(shù)字電子課的一個(gè)實(shí)驗(yàn)時(shí)產(chǎn)生的。目標(biāo)是創(chuàng)建一個(gè)電路，使用開關(guān)將4位二進(jìn)制數(shù)作為輸入，并將其作為等效的十六進(jìn)制數(shù)輸出到七段顯示器上。使用Quartus，我們將邏輯門電路編程到FPGA(現(xiàn)場(chǎng)可編程門陣列)上。

電路設(shè)計(jì)項(xiàng)目集錦
2025-01-13

Quartus 十進(jìn)制解碼器七段顯示器 FPGA
國(guó)產(chǎn)FPGA SoC芯選擇，米爾安路飛龍核心板重磅發(fā)布

在邊緣智能、物聯(lián)網(wǎng)、5G通信和自動(dòng)駕駛等技術(shù)的快速發(fā)展下，F(xiàn)PGA市場(chǎng)需求呈現(xiàn)爆發(fā)式增長(zhǎng)。國(guó)產(chǎn)FPGA也在這場(chǎng)技術(shù)浪潮中嶄露頭角，吸引了廣大行業(yè)人士的關(guān)注。今天，米爾電子基于安路科技最新一代國(guó)產(chǎn)工業(yè)級(jí)FPGA FPSoC——發(fā)布MYC-YM90X SOM模組及評(píng)估板套件。該產(chǎn)品采用安路飛龍DR1M90， 95K LEs 可編程邏輯，片上集成 64位2x Cortex-A35 @1GHz處理器，適用于復(fù)雜的實(shí)時(shí)嵌入式系統(tǒng)應(yīng)用，支持多種內(nèi)存接口和豐富的外設(shè)端口，滿足多樣化場(chǎng)景需求。

米爾電子
2025-01-09

SoC 核心板 FPGA
量子計(jì)算沖擊下的嵌入式系統(tǒng)安全：FPGA在后量子密碼學(xué)中的應(yīng)用

隨著量子計(jì)算技術(shù)的快速發(fā)展，其對(duì)現(xiàn)有加密系統(tǒng)的潛在威脅日益凸顯。傳統(tǒng)的公鑰加密算法，如RSA和ECC，在量子計(jì)算機(jī)的強(qiáng)大計(jì)算能力面前將變得不堪一擊。因此，開發(fā)能夠抵御量子攻擊的后量子密碼學(xué)算法成為當(dāng)務(wù)之急。而在嵌入式系統(tǒng)領(lǐng)域，由于資源受限和實(shí)時(shí)性要求高等特點(diǎn)，后量子密碼學(xué)的實(shí)現(xiàn)面臨諸多挑戰(zhàn)。不過，現(xiàn)場(chǎng)可編程門陣列（FPGA）技術(shù)的出現(xiàn)，為嵌入式系統(tǒng)提供了實(shí)現(xiàn)后量子密碼學(xué)的有力支持。

嵌入式分享
2024-12-20

嵌入式系統(tǒng) 量子計(jì)算 FPGA
圖像高斯濾波的原理與FPGA實(shí)現(xiàn)思路

在圖像處理領(lǐng)域，高斯濾波是一種廣泛應(yīng)用的線性平滑濾波技術(shù)，其核心目的是消除圖像中的高斯噪聲，提升圖像質(zhì)量。高斯濾波的基本原理是對(duì)圖像中的每個(gè)像素應(yīng)用高斯函數(shù)進(jìn)行加權(quán)平均，從而平滑圖像。本文將深入探討圖像高斯濾波的原理，并詳細(xì)闡述其在FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）上的實(shí)現(xiàn)思路。

電子設(shè)計(jì)自動(dòng)化
2024-12-20

圖像高斯濾波 FPGA

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 10 下一頁(yè) 尾頁(yè)

女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

FPGA

Altera Agilex?? 7 M 系列FPGA正式量產(chǎn)，提供行業(yè)領(lǐng)先的內(nèi)存帶寬

如何在Petalinux 2024.2上啟動(dòng)Linux并開發(fā)實(shí)際應(yīng)用程序

Microchip PolarFire? SoC FPGA通過AEC-Q100汽車級(jí)認(rèn)證

利用高精度窗口監(jiān)控器有效提高電源輸出性能

解析FPGA跨時(shí)鐘域處理方法

FPGA與MCU協(xié)同開發(fā)：軟硬件任務(wù)劃分與通信優(yōu)化

Andes晶心科技20周年，啟動(dòng)品牌新篇章，全新 Logo正式亮相

Altera FPGA突破創(chuàng)新邊界，加速智能邊緣領(lǐng)域發(fā)展

如何使用FPGA開發(fā)

在Ubuntu上安裝2024.2版本AMD FPGA工具集的參考指南

Ceva 與 Arm 和 SynaXG 合作重新定義高能效 5G NR 處理實(shí)現(xiàn)可持續(xù)LEO衛(wèi)星和5G增強(qiáng)版本無線基礎(chǔ)設(shè)施

如何使用Vitis Model Composer從建模到部署生成FPGA IP核

通過使用Basys 3開發(fā)來回顧FPGA設(shè)計(jì)的基礎(chǔ)知識(shí)以及與簡(jiǎn)單執(zhí)行器的接口

國(guó)產(chǎn)FPGASOC雙目視覺處理系統(tǒng)開發(fā)實(shí)例-米爾安路DR1M90開發(fā)板

FPGA設(shè)計(jì)需要掌握的幾個(gè)重要知識(shí)點(diǎn)

CORDIC IP教程：創(chuàng)建一個(gè)NCO的正弦余弦生成

僅使用與門的BCD到十進(jìn)制解碼器創(chuàng)建一個(gè)電路

國(guó)產(chǎn)FPGA SoC芯選擇，米爾安路飛龍核心板重磅發(fā)布

量子計(jì)算沖擊下的嵌入式系統(tǒng)安全：FPGA在后量子密碼學(xué)中的應(yīng)用

圖像高斯濾波的原理與FPGA實(shí)現(xiàn)思路

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻