女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電路設(shè)計(jì)項(xiàng)目集錦
[導(dǎo)讀]這個(gè)項(xiàng)目的想法是在我完成數(shù)字電子課的一個(gè)實(shí)驗(yàn)時(shí)產(chǎn)生的。目標(biāo)是創(chuàng)建一個(gè)電路,使用開(kāi)關(guān)將4位二進(jìn)制數(shù)作為輸入,并將其作為等效的十六進(jìn)制數(shù)輸出到七段顯示器上。使用Quartus,我們將邏輯門電路編程到FPGA(現(xiàn)場(chǎng)可編程門陣列)上。

介紹

這個(gè)項(xiàng)目的想法是在我完成數(shù)字電子課的一個(gè)實(shí)驗(yàn)時(shí)產(chǎn)生的。目標(biāo)是創(chuàng)建一個(gè)電路,使用開(kāi)關(guān)將4位二進(jìn)制數(shù)作為輸入,并將其作為等效的十六進(jìn)制數(shù)輸出到七段顯示器上。使用Quartus,我們將邏輯門電路編程到FPGA(現(xiàn)場(chǎng)可編程門陣列)上。

為一個(gè)看似簡(jiǎn)單的電路編程,同時(shí)了解其設(shè)計(jì)背后的復(fù)雜過(guò)程和潛在的二進(jìn)制運(yùn)算,這是一件令人著迷的事情。

我決定承擔(dān)一個(gè)更具挑戰(zhàn)性的項(xiàng)目,這需要更深入的思考和仔細(xì)的計(jì)劃。有兩個(gè)想法閃過(guò)我的腦海:

?而不是輸出只有一個(gè)7段顯示,使用兩個(gè)代替

?在設(shè)計(jì)中限制門的類型為NAND門

為了降低成本,我選擇使用物理NAND門集成電路而不是FPGA,后者的成本通常在150美元左右。

我對(duì)額外的挑戰(zhàn)很滿意。因此,我的目標(biāo)是創(chuàng)建一個(gè)電路,接受4位二進(jìn)制輸入,并僅使用NAND門輸出等效的十進(jìn)制數(shù)。

Ben Eater關(guān)于設(shè)計(jì)7段解碼器的視頻是另一個(gè)靈感來(lái)源。

設(shè)計(jì)過(guò)程

我計(jì)劃使用的7段顯示是一個(gè)共同的陽(yáng)極,這是有效的低。

活動(dòng)低電平意味著邏輯低電平輸入激活相應(yīng)的段。如果我想打開(kāi)“a”段,則需要將低電壓(約0V)應(yīng)用于“a”引腳。

創(chuàng)建真值表有助于理解哪些輸入組合對(duì)應(yīng)于輸出。

作為參考,表中的1表示邏輯級(jí)別高,0表示邏輯級(jí)別低。

真值表

輸出中的前七列表示七段顯示中的一位,而后七列對(duì)應(yīng)于十位。

對(duì)于輸入部分,每行對(duì)應(yīng)一個(gè)等效的十進(jìn)制數(shù)。

例如,二進(jìn)制輸入0111轉(zhuǎn)換為十進(jìn)制數(shù)7,如真值表中突出顯示的部分所示。所以,七段顯示看起來(lái)是這樣的。

7段顯示數(shù)字7

對(duì)于二進(jìn)制輸入0111,第一個(gè)數(shù)字需要段a、b和c亮起,因此需要一個(gè)低邏輯電平(0)來(lái)激活這些段。這可以從真值表中看出。

因此,為了將這些輸入和輸出組合轉(zhuǎn)換成電路,使用了k映射和布爾方程。

K映射是一種將真值表的輸入和輸出組合轉(zhuǎn)換為簡(jiǎn)化形式的布爾方程的方法。

然后,布爾方程可以用不同的邏輯門轉(zhuǎn)換成電路。

例如,讓我們關(guān)注E1列。

E1的K映射是這樣的。

“AB”下最左邊的值是輸入AB的不同組合?!癆”值是第一個(gè)數(shù)字,而“B”值是第二個(gè)數(shù)字。同樣的事情也發(fā)生在“CD”右側(cè)上方的值上。“C”值是第一個(gè)數(shù)字,“D”值是第二個(gè)數(shù)字。

使用真值表時(shí),只要E1列中有1,就會(huì)在K Map的相應(yīng)框中填充一個(gè)“1”。例如,輸入0001,輸出是1,其中K映射的第一行和第二列框中有一個(gè)1。

下一步是把這些“1”分成2、4或8組。這些基團(tuán)之間可能有一些重疊,看起來(lái)像這樣。

利用這些群,可以形成布爾方程。

從紅色組開(kāi)始,當(dāng)看AB列時(shí),“1”不移到另一行。這些1留在01行。這意味著A和B保持不變。當(dāng)查看CD行時(shí),‘1’從‘00’列移動(dòng)到‘01’列。移動(dòng)列時(shí)唯一改變的是最后一個(gè)數(shù)字(D)從0變?yōu)?。這意味著C保持不變,但D改變了。

A保持0。B保持1。C保持0。

我們可以將變量B保持為布爾形式,因?yàn)樗闹禐?。

但是為了用布爾形式表示變量‘A’,它被表示為‘ā’以表示它的值為0。對(duì)于變量C也是一樣。

紅色組表示的布爾項(xiàng)是āBC。注意,這一項(xiàng)只包括不變的變量。D不是這一項(xiàng)的一部分。

有了最終的布爾方程E1 = āBC′s + D + ABC,我們可以進(jìn)一步簡(jiǎn)化它,使其更容易轉(zhuǎn)換為NAND門電路。使用雙補(bǔ)語(yǔ)和德摩根定理就可以做到這一點(diǎn)。

第二個(gè)方程顯示了一個(gè)雙補(bǔ)。這個(gè)技巧被用來(lái)幫助建立第三個(gè)方程,它使用了德摩根定理。這個(gè)定理改變了乘法的加法,打破了第一個(gè)補(bǔ)。

這個(gè)方程現(xiàn)在是一個(gè)很容易使用NAND門的形式。所以最終的電路看起來(lái)是這樣的。

具有3個(gè)輸入非與門的E1電路

然后,為了將3個(gè)輸入NAND門變?yōu)?個(gè)輸入NAND門,使用De Morgan定理將3項(xiàng)變量分解為2項(xiàng)或更少的組。我已經(jīng)分配了單獨(dú)的變量(F, G和H),以便更容易理解。

簡(jiǎn)化布爾項(xiàng)

然后將E1處的最后3個(gè)輸入NAND門分解,將方程變換為:

E1的最終布爾方程

然后使用這些NAND等效的OR門和NOT門:

與非門

非門等效

或門等效

從真值表到電路的過(guò)程在7段顯示器的每個(gè)引腳上重復(fù)。下面是在Quartus上為每個(gè)引腳設(shè)計(jì)的其他最終電路。

A1引腳電路

B1引腳電路

C1引腳電路

引腳D1電路

E1引腳電路

F1引腳電路

G1引腳電路

引腳B2和C2的電路

所有其他引腳(A2, D2, E2等)都連接到高邏輯電平輸出,因?yàn)檫@些引腳保持關(guān)閉狀態(tài)。它們不需要任何帶NAND門的電路。

使用這些電路,總共需要157個(gè)NAND門。

TinkerCAD電路也用于在面包板上構(gòu)建電路,因此我可以在稍后的構(gòu)建過(guò)程中輕松地復(fù)制它們。該軟件沒(méi)有單獨(dú)的NAND門組件,但它有這些稱為ic(集成電路)的黑色塊,這些特定的ic有4個(gè)帶有這些引腳的NAND門,如下所示。

這是我在TinkerCAD中為A1電路構(gòu)建的電路。四個(gè)開(kāi)關(guān)對(duì)應(yīng)四個(gè)位(ABCD),并連接到其右側(cè)的NAND門。NAND門作為四個(gè)非門產(chǎn)生相反的輸出(它是產(chǎn)生ā B′C′和D′的那些)

左邊的兩個(gè)面包板是輸出和對(duì)應(yīng)輸出的軌道。然后連接到右邊的非與門,但是它顯示在引腳A1的電路的前面的圖中。這條軌道也將被所有其他電路使用。

為了驗(yàn)證設(shè)置,將LED連接到輸出端。對(duì)輸入組合(ABCD)進(jìn)行測(cè)試,并將結(jié)果與A1列的真值表進(jìn)行比較。如果所有的組合都符合LED打開(kāi)和關(guān)閉的時(shí)間,則設(shè)置良好。

在所有其他電路中重復(fù)了這一模擬。

在模擬并確認(rèn)每個(gè)電路產(chǎn)生正確的輸出后,我開(kāi)始構(gòu)建過(guò)程。

構(gòu)建過(guò)程

我使用的NAND門IC是TI SN74HC00N。它是一個(gè)具有4個(gè)NAND門的IC,與模擬中的引腳相同。

每個(gè)IC包含4個(gè)NAND門,該項(xiàng)目需要40個(gè)IC,成本約為25美元。

該項(xiàng)目需要多個(gè)面包板和大量的電線。為了降低成本,我重新利用了我爸爸到處放著的5類電纜,剪斷并解開(kāi)電線,這被證明是一項(xiàng)耗時(shí)的任務(wù)。

每個(gè)電路都是根據(jù)TinkderCad電路模擬構(gòu)建的,并且在末端附加了一個(gè)LED,以確保產(chǎn)生正確的輸出,并與真值表進(jìn)行檢查。

在每一個(gè)電路確認(rèn)工作后,我把它安全地放在一邊,開(kāi)始另一個(gè)電路的工作。在每個(gè)電路建成后,所有電路都連接在一起,并連接到適當(dāng)?shù)囊_上,以連接七段顯示器。

在這個(gè)項(xiàng)目結(jié)束時(shí),這是最終的結(jié)果:

最終的想法

最難完成的任務(wù)之一是調(diào)試LED輸出與真值表不匹配的情況。一開(kāi)始很令人沮喪,但慢慢地,我花時(shí)間仔細(xì)檢查每根電線和每個(gè)引腳,確保每個(gè)電路都成功。

這個(gè)項(xiàng)目的另一個(gè)困難部分是在建造過(guò)程中失去動(dòng)力。我的一部分只是想買電線,這樣我就不必花額外的時(shí)間切割,解開(kāi)和剝離第5類電線,但只要一步一步地推進(jìn)這個(gè)過(guò)程,就能幫助我到達(dá)終點(diǎn)。

但我在這個(gè)項(xiàng)目中最大的樂(lè)趣肯定是在設(shè)計(jì)過(guò)程中。我喜歡用不同的工具和方法解決一個(gè)難題,從a點(diǎn)到b點(diǎn)。這個(gè)問(wèn)題在一天內(nèi)可以解決的地方不太容易,但在看起來(lái)不可能解決的地方也不太難。這是一種合適的難度,足夠具有挑戰(zhàn)性,它要求我確保一切都是正確的。

最后,我很高興我完成了這個(gè)項(xiàng)目。這個(gè)項(xiàng)目讓我意識(shí)到我們今天使用的技術(shù)的復(fù)雜性,以及對(duì)這些硬件和不斷開(kāi)發(fā)和改進(jìn)這些東西的人的贊賞。

在整個(gè)項(xiàng)目中,我在設(shè)計(jì)、構(gòu)建和測(cè)試階段學(xué)到了很多東西。此外,能夠很好地記錄它對(duì)我來(lái)說(shuō)是一個(gè)巨大的學(xué)習(xí)曲線。我知道在寫文件的過(guò)程中我可以做很多改進(jìn),比如簡(jiǎn)化一些解釋,在構(gòu)建過(guò)程中使用合適的圖片,編寫吸引人的材料等等。但我希望不斷進(jìn)步,不斷學(xué)習(xí),保持好奇心。

現(xiàn)在我只需要找個(gè)地方放這東西。

本文編譯自hackster.io

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來(lái)一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來(lái) 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開(kāi)發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門陣列(FPGA)憑借其開(kāi)發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無(wú)處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開(kāi)售Altera?的Agilex? 3 FPGA C系列開(kāi)發(fā)套件。此開(kāi)...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過(guò)來(lái)的顯示內(nèi)容和顯示控制命令 , 通過(guò)命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場(chǎng)被Xilinx(AMD)與Intel壟斷的格局下,國(guó)產(chǎn)FPGA廠商高云半導(dǎo)體通過(guò)構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_(kāi),深圳市米爾電子有限公司(簡(jiǎn)稱:米爾電子)作為國(guó)產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開(kāi)發(fā)板

高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機(jī)器視覺(jué)

本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點(diǎn)。最后,我們將探討遠(yuǎn)程和本地檢測(cè)技術(shù)的最新進(jìn)展如何推動(dòng)科技進(jìn)步,從而創(chuàng)造出更多更先進(jìn)的溫度傳感器。

關(guān)鍵字: 溫度傳感器 CPU FPGA
關(guān)閉