領(lǐng)先的嵌入式分析技術(shù)開發(fā)商UltraSoC日前宣布：全面推出用于ARM最近發(fā)布的AMBA 5 Coherent Hub Interface (CHI) Issue B規(guī)范的整套調(diào)試和監(jiān)測知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品。CHI Issue B是ARM最先進(jìn)的總線規(guī)范，支持復(fù)雜的系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)，UltraSoC提供的監(jiān)測與調(diào)試產(chǎn)品是唯一能夠滿足使用CHI Issue B規(guī)范的設(shè)計(jì)人員需求的產(chǎn)品。

作為一種半導(dǎo)體IP產(chǎn)品，UltraSoC的監(jiān)測與調(diào)試解決方案可為基于CHI Issue B規(guī)范的下一代一致性緩存SoC設(shè)計(jì)提供可靠的測試并幫助解決問題，從而使客戶能夠受益于CHI Issue B規(guī)范的增強(qiáng)功能，增強(qiáng)其安全性、數(shù)據(jù)吞吐量和延遲。處理一致性問題對(duì)于復(fù)雜系統(tǒng)的設(shè)計(jì)人員正變得越來越重要，因而UltraSoC被選為今年ARM TechCon大會(huì)上該話題的發(fā)言人，該項(xiàng)活動(dòng)將于2017年10月24-26日在Santa Clara會(huì)議中心舉行。

通過為CHI Issue B提供支持，UltraSoC延續(xù)了提供功能豐富的系統(tǒng)級(jí)監(jiān)測與調(diào)試解決方案這一路線，其解決方案的性能遠(yuǎn)遠(yuǎn)超過諸如ARM的CoreSight等供應(yīng)商特有系統(tǒng)。設(shè)計(jì)人員能夠采用UltraSoC的產(chǎn)品來作為一種“全面覆蓋”，從而可以獲得其傳統(tǒng)調(diào)試系統(tǒng)沒有提供的功能，或者能夠選用UltraSoC來完全代替這些系統(tǒng)。這種整體性的調(diào)試方式在多核設(shè)計(jì)中尤其大有裨益，因?yàn)閁ltraSoC提供了對(duì)所有常見的不同CPU架構(gòu)的支持，并支持諸如RISC-V這樣的開源處理器平臺(tái)。

“CHI是一種越來越重要的協(xié)議，可為SoC的片上內(nèi)聯(lián)網(wǎng)絡(luò)提供關(guān)鍵性能;但是它也是一種在設(shè)計(jì)中極具挑戰(zhàn)性的標(biāo)準(zhǔn)，特別是在推出Issue B這一新版本后。”UltraSoC首席技術(shù)官GadgePanesar表示。“簡單的統(tǒng)計(jì)數(shù)字性能是有用的，但是還遠(yuǎn)遠(yuǎn)不夠;這就需要像UltraSoC這樣專注于監(jiān)測與調(diào)試的團(tuán)隊(duì)，為此推出一種解決方案來提供支持。這是ARM生態(tài)體系能夠提供的巨大能量，即客戶可以通過選擇UltraSoC這樣的第三方解決方案提供商，利用其專業(yè)能力來幫助設(shè)計(jì)人員快速而便捷地立即解決諸如一致性設(shè)計(jì)這樣的問題。”

現(xiàn)代的SoC，特別是那些應(yīng)用于高度復(fù)雜的數(shù)據(jù)中心、企業(yè)級(jí)IT系統(tǒng)或者汽車應(yīng)用中的芯片，依賴于完美無瑕的、高效的、帶有片上網(wǎng)絡(luò)匯集中心的內(nèi)部互聯(lián)技術(shù)。AMBA 5 CHI規(guī)范的開發(fā)理念，就是為了確保這種內(nèi)部互聯(lián)不會(huì)因流量和系統(tǒng)復(fù)雜度提升而成為一種瓶頸。設(shè)計(jì)人員能夠根據(jù)功耗、性能和芯片面積要求，來選擇如何實(shí)現(xiàn)CHI。但是在這些SoC設(shè)計(jì)與系統(tǒng)選擇中，往往存在可能影響系統(tǒng)性能的各種潛在問題，例如與緩存一致性相關(guān)的流量問題等等。通過使用UltraSoC針對(duì)CHI Issue B開發(fā)的監(jiān)測IP，這些復(fù)雜SoC的設(shè)計(jì)人員能夠快速檢查性能，同時(shí)診斷和預(yù)測這類問題。

CHI Issue B規(guī)范集成了一系列可直接用于改善延遲和吞吐量的重大更新，其中兩項(xiàng)最重大的提升分別是遠(yuǎn)原子操作和緩存隱藏。遠(yuǎn)原子操作支持內(nèi)部互聯(lián)實(shí)現(xiàn)對(duì)共享數(shù)據(jù)的高頻率更新;緩存隱藏是為了實(shí)現(xiàn)低延遲通道，而支持加速器或者輸入輸出器件在一個(gè)CPU緩存中隱藏關(guān)鍵數(shù)據(jù)。如希望了解更多全新AMBA 5 CHI Issue B規(guī)范、原子操作和緩存隱藏等方面的信息，以及了解諸如直接數(shù)據(jù)傳輸?shù)绕渌阅芴嵘?，?qǐng)?jiān)L問ARM公司的博客。

UltraSoC在去年就發(fā)布了針對(duì)早先的(Issue A)AMBA 5 CHI NoC規(guī)范的業(yè)界首款監(jiān)測與調(diào)試IP產(chǎn)品，為片上內(nèi)部互聯(lián)擴(kuò)展了其協(xié)議感知監(jiān)測器產(chǎn)品系列，并可同時(shí)支持NoC聯(lián)網(wǎng)網(wǎng)絡(luò)的調(diào)試與微調(diào)。自那時(shí)起，UltraSoC與多家領(lǐng)先的客戶密切合作，開發(fā)出了可以用于驗(yàn)證協(xié)議客制化實(shí)現(xiàn)方式的CHI Issue B解決方案，以加速芯片設(shè)計(jì)的整體集成，并可調(diào)節(jié)NoC來將總線的開銷降到最低。