芯片尺寸將會在未來幾年持續(xù)減小，但芯片制造商會面臨一系列挑戰(zhàn)。

在國際固態(tài)電路會議（ISSCC）上，英特爾的高級技術(shù)專家，工藝架構(gòu)和集成總監(jiān)MarkBohr指出了挑戰(zhàn)和有潛力的挑戰(zhàn)方案，Bohr列出了32nm和之下工藝節(jié)點的五個主要的障礙，或挑戰(zhàn)。

1.光刻

問題：光波長縮短的速度跟不上集成電路規(guī)?？s小速度

目前的解決方案：“分辨率增強（Resolution-enhancement）技術(shù)，比如光學(xué)鄰近校正、相移光刻掩模和沉浸式光刻技術(shù)，在32nm節(jié)點得到了采用。但即使采用了這些增強技術(shù)，布線約束，比如單向性特性，刪格布線和約束線加上空間整合也不得不被逐漸的采用?！?BR>
未來的解決方案：“雙圖案微影（Double-patterning）技術(shù)和計算光刻(computationallithography)也可以得到選用來應(yīng)對22nm甚至是16nm工藝，最后采用深紫外光（EUV）光刻可以提供顯著的光波長縮短和分辨率增強?！?BR>
2.晶體管

問題：柵氧化層泄漏(gateoxideleakage)在2000早期就阻止了傳統(tǒng)的工藝縮小。

目前的解決方案：“當傳統(tǒng)縮小規(guī)模的方法失去效用時，high-k介質(zhì)和金屬柵極的采用顯著增強了MOSFET的密度、性能和功耗效率，并提供了持續(xù)的進展?！?BR>
未來的解決方案：“基板工程學(xué)（Substrateengineering）讓晶圓中的P溝道遷移率得以增強，但對n溝道不起作用。多柵極晶體管，比如FinFET、Tri-Gate和Gate-All-Around器件改善了靜電和steepersub-thresholdslopes，但在寄生電容和寄生電阻方面會受苦頭。”

“III-IV溝道材料，如Insb、InGaAs和InAs對于在低操作電壓下提升開關(guān)速度很有好處，因為增加了遷移率，但在可操作的CMOS解決方案實現(xiàn)之前還是有很多挑戰(zhàn)?！?BR>
3.互連

問題：需要新的方案來減緩電阻系數(shù)和其他問題。

目前的解決方案：目前的工藝采用銅材料進行互連，低k和其他技術(shù)讓每一代達到0.7倍的規(guī)模縮小。

未來的解決方案：“3D芯片堆棧和TSV（through-siliconvias穿透硅互連）技術(shù)提供了更高的芯片-芯片互連密度，3D芯片堆棧的缺點是增加了采用TSV的成本，而因為硅片中有穿孔而失去了一定的硅面積，且電源傳輸和散熱也是挑戰(zhàn)?！?BR>
“如果可以開發(fā)出具備成本效益的方案來在硅技術(shù)中集成光子學(xué)技術(shù)，光學(xué)互連可以解決帶寬瓶頸。在芯片間采用光連接也許還很遙遠，因為在這種尺寸上集成光收發(fā)器和互連接口非常困難。”

4.嵌入存儲器

問題：在如今的設(shè)計中需要比SRAM密度更高的存儲器件。

目前的解決方案：傳統(tǒng)的6TSRAM在目前的處理器和其他產(chǎn)品中得到采用。

未來的解決方案：“除了傳統(tǒng)的DRAM、eDRAM和flash，浮體單元（floating-bodycell）、相變（phase-change）存儲器和seek-and-scanprobe存儲器都能提供比6TSRAM更高的存儲密度，但在不進行其他折衷的情況下載單晶圓邏輯工藝上集成新的存儲技術(shù)會比較困難?！?BR>
5．系統(tǒng)集成

問題：通過簡單的采用可能實現(xiàn)的更小的晶體管來制造更為復(fù)雜的系統(tǒng)元器件還是遠遠不夠的。

目前的解決方案：“新一代的處理器技術(shù)提供更佳的功率效益、電源管理、并行處理、集成外圍電路和SoC特性，提供多內(nèi)核和多功能特性?！?BR>
未來的解決方案：“我們在思考在電子世界進行更高集成的最好的途徑，也許我們會從大自然中得到啟示（比如人類大腦）?！?BR>