Cadence設計系統(tǒng)公司今天宣布推出全新用于PCIe 3.0的SpeedBridge Adapter。它為設計師們提供了一個重要的工具，來驗證和確認他們的PCI Express (PCIe) 設計。這一全新適配器在搭配Cadence Palladium Verification Computing Platform一起使用時，能很容易建立并快速調試基于PCIe的設計;它向后兼容基于PCIe 2.0、1.1和1.0a的設計。用于PCIe 3.0的SpeedBridge Adapter通過在運行生產級軟件驅動程序和操作系統(tǒng)的硅片前環(huán)境中提供與真實世界流量的高速交互，縮短了上市時間并降低了系統(tǒng)風險。

SpeedBridge Adapter設計用于硅片前RTL、及基于PCIe的ASIC和系統(tǒng)級芯片(SoCs)的集成，并允許在真實世界工作條件下進行系統(tǒng)仿真。該適配器通過實際ASIC或SoC軟件與硬件、驅動程序和應用程序開發(fā)對經過仿真的PCIe 3.0設計進行驗證，并可搭配現(xiàn)有軟件及軟件測試程序或分析程序一起運行。

“設計師們面臨挑戰(zhàn)，需要越來越多地在控制日益增強的設計復雜性和日益縮短的上市時間窗口之間取得平衡，”Cadence公司負責系統(tǒng)和軟件實現(xiàn)集團硬件系統(tǒng)驗證的公司副總裁Christopher Tice表示。“PCIe 3.0的復雜程度更高，例如更高的數(shù)據傳輸速率(8GT/S)、向后兼容性要求、和不同的均衡標準等。為防止代價高昂的重新設計和上市延誤，設計師們必須在復雜的真實世界條件下、通過高保真全速接口執(zhí)行完整的系統(tǒng)驗證。”