近日，S2C 宣布將最新的原型驗(yàn)證平臺(tái)Quad V7加入其V7 TAI Logic Module系列。Quad V7 是基于Xilinx Virtex-7 2000T可編程3D IC的最新一代SoC/ASIC原型硬件。

S2C發(fā)布全新支持設(shè)計(jì)分割優(yōu)化的四顆Virtex-7 2000T快速ASIC原型驗(yàn)證平臺(tái),S2C Virtex-7系列TAI Logic Module可兼容前代產(chǎn)品并提供龐大的子卡庫(kù).

S2C的V7 TAI Logic Module系列可在一個(gè)原型板上使用多達(dá)9個(gè)Virtex-7 2000T器件，使得SoC/ASIC原型驗(yàn)證可適用于各種規(guī)格ASIC的設(shè)計(jì)(從2000萬(wàn)到1.8億門)。 S2C將Xilinx的Vivado設(shè)計(jì)套件集成到了其原型創(chuàng)建軟件流程中，并將ChipScope Pro工具集成在了其故障排除軟件中，從而達(dá)到更高的設(shè)計(jì)生產(chǎn)力。此外，Quad V7 TAI Logic Module硬件支持通過(guò)高速率LVDS互連總線進(jìn)行管腳多路復(fù)用，以便在將設(shè)計(jì)劃分到多個(gè)FPGA時(shí)滿足設(shè)計(jì)劃分需要。

S2C Quad 7V2000T TAI Logic Module

“Xilinx采用堆棧式硅晶互連(SSI)技術(shù)制造的Virtex-7 2000T可編程3D IC可大幅提高系統(tǒng)集成能力，將使SoC/ASIC原型驗(yàn)證領(lǐng)域的現(xiàn)狀發(fā)生巨大變化。SSI技術(shù)使得多個(gè)硅片可結(jié)合到單個(gè)封裝內(nèi)，使得可提供的邏輯、存儲(chǔ)器和串行收發(fā)器數(shù)量以及處理部件的數(shù)量比以前的FPGA多出近3倍。” S2C的董事長(zhǎng)兼首席技術(shù)官M(fèi)on-Ren Chene表示， “基于FPGA的快速原型設(shè)計(jì)已經(jīng)成為了SoC新產(chǎn)品發(fā)布成功與否的一個(gè)關(guān)鍵步驟，但如果設(shè)計(jì)尺寸過(guò)大，則無(wú)法適用。

然而如果在SoC/ASIC原型驗(yàn)證平臺(tái)上安裝四個(gè)Virtex?-7 2000T可編程3D IC，則設(shè)計(jì)人員可將平臺(tái)應(yīng)用于規(guī)模較大的系統(tǒng)設(shè)計(jì)中，例如帶有多個(gè)ARM-A15核心和多個(gè)GPU核心的SoC。以前，復(fù)雜的SoC驗(yàn)證一直是使用昂貴的硬件加速器進(jìn)行的，這些硬件加速器只能以真實(shí)時(shí)鐘頻率幾分之一的速度運(yùn)行，這給軟件開發(fā)過(guò)程帶來(lái)了很大的困難。

“而S2C的Quad V7 TAI Logic Module可以讓設(shè)計(jì)人員在硬件驗(yàn)證和軟件開發(fā)早期階段部署多個(gè)SoC/ASIC原型，從而大大縮短整體SoC設(shè)計(jì)周期。在技術(shù)方面，我們?cè)O(shè)計(jì)的互連線可互連4個(gè)可編程設(shè)備并且能夠以超過(guò)800MHz的頻率同步運(yùn)行大量的LVDS對(duì)。通過(guò)采用專用的LVDS管腳多路復(fù)用參考時(shí)鐘和復(fù)位電路，幾乎所有的設(shè)計(jì)都可以輕松劃分到我們的Quad V7 TAI Logic Module。”

“我們很高興看到，S2C成為聯(lián)盟商計(jì)劃中第一批有能力提供基于世界最大可編程器件的ASIC原型驗(yàn)證系統(tǒng)的供應(yīng)商之一。”Xilinx的合作伙伴體系及聯(lián)盟高級(jí)總監(jiān)Dave Tokic表示，“S2C為ASIC原型領(lǐng)域提供基于Xilinx FPGA的快速原型板已有很長(zhǎng)的歷史了，我們的Virtex-6、Virtex-5、Virtex-4和Virtex-II-Pro FPGA系列都曾為他們所用。”

LVDS管腳多路復(fù)用互連支持

S2C的Quad V7 TAI Logic Module的架構(gòu)適用于使用高頻率LVDS對(duì)運(yùn)行管腳多路復(fù)用。用戶可使用第三方劃分工具或采用S2C TAI Player Pro軟件將設(shè)計(jì)劃分到4片Virtex 7-2000T器件。

在任意2個(gè)FPGA之間支持80+對(duì)長(zhǎng)度匹配的進(jìn)行了LVDS管腳多路復(fù)用的LVDS總線;

在任意2個(gè)FPGA之間支持LVDS總線運(yùn)行頻率在800MHz以上的10,000+的設(shè)計(jì)互連線;

板上高質(zhì)量可編程的專用LVDS管腳多路復(fù)用時(shí)鐘源;

專用的LVDS管腳多路復(fù)用參考時(shí)鐘，不需消耗用戶資源。另外還配有專用的復(fù)位按鈕，用來(lái)在用戶設(shè)計(jì)運(yùn)行前對(duì)管腳多路復(fù)用進(jìn)行初始化。