我們可以從下面的幾點(diǎn)來(lái)分析一下PCI：

1首先，PCI系統(tǒng)是一個(gè)同步時(shí)序的體統(tǒng)，而且是Commonclock方式進(jìn)行的。

2PCI的電平特點(diǎn)是依靠發(fā)射信號(hào)疊加達(dá)到預(yù)期的電平設(shè)計(jì)。

3PCI系統(tǒng)一般是多負(fù)載的情況，一個(gè)PCI的橋片最多按照PCI的規(guī)范可以帶6個(gè)負(fù)載（好像一般系統(tǒng)也不會(huì)操作5個(gè)）。

4PCI的拓?fù)浣Y(jié)構(gòu)可以是菊花鏈等多種拓?fù)浣Y(jié)構(gòu)，選擇什么樣的拓?fù)浣Y(jié)構(gòu)需要根據(jù)系統(tǒng)的布局和仿真結(jié)果進(jìn)行設(shè)計(jì)。

5另外PCI的AD信號(hào)線是雙向的，需要在布局和仿真的時(shí)候關(guān)注PCI的slave和Master之間的關(guān)系。

指導(dǎo)了上面的幾個(gè)問(wèn)題我們可以根據(jù)PCI規(guī)范以及PCI的仿真結(jié)果大致得到下面的幾個(gè)約束：

1PCI的各個(gè)時(shí)鐘之間的Skew不要大于2ns。

2PCI的flighttime不要超過(guò)10ns（自己拿一個(gè)系統(tǒng)計(jì)算就知道為什么這樣規(guī)定了），這個(gè)是針對(duì)33MPCI進(jìn)行越是的，這個(gè)延時(shí)只的信號(hào)從一個(gè)設(shè)備傳輸?shù)搅硪粋€(gè)設(shè)計(jì)后，經(jīng)過(guò)反射回到最初的芯片的傳輸延時(shí)，包括，PCB走線延時(shí)，和因?yàn)轵?qū)動(dòng)器buffer（包括拓?fù)洌┰斐傻男盘?hào)畸變的延時(shí)。

3PCI的阻抗設(shè)計(jì)需要根據(jù)實(shí)際的系統(tǒng)進(jìn)行仿真決定，PCI規(guī)范的推薦值在50－110ohm之間。 


4需要考慮一些特殊的信號(hào)走線的延時(shí)，比如REQ＃?？梢圆橐幌乱?guī)范我記著應(yīng)該有特殊的要求。

5PCI規(guī)范上面規(guī)定的2.5"和1.5"的大小那是為了規(guī)范各個(gè)不同的PCI廠家的規(guī)范進(jìn)行的。如果你在系統(tǒng)的板上面進(jìn)行設(shè)計(jì)，只要計(jì)算的時(shí)序滿足要求就可以了。

6如果存在PCI的橋片，這些橋片一般都會(huì)通過(guò)PLL或者DLL的時(shí)鐘調(diào)節(jié)PCI設(shè)計(jì)的setup和hold時(shí)間，這些時(shí)鐘的處理可以根據(jù)實(shí)際的芯片進(jìn)行調(diào)整，一般的要求是延時(shí)和PCICLk的一樣，記住這里的延時(shí)不僅僅是指PCB走線的延時(shí)。

7如果你設(shè)計(jì)的是CPCI系統(tǒng)，終端電阻是需要考慮的。大家如果有研究就會(huì)發(fā)現(xiàn)CPCI系統(tǒng)的槽間距是有要求的，好像是0.8"，為什么？從時(shí)序和PCI信號(hào)反射的角度考慮，而且需要仿真決定stub長(zhǎng)度以及電阻的大小。