智原與Fresco Logic宣布USB 3.0合作計劃
[導(dǎo)讀]智原科技(Faraday Technology)以及硅IP、IC系統(tǒng)及解決方案供應(yīng)商Fresco Logic，共同宣布一項針對USB3.0的合作計劃。此計劃主要用來協(xié)助驗證智原的USB 3.0 (SuperSpeed USB) PHY IP (Physical Layer IP)和Fresco Logi
智原科技(Faraday Technology)以及硅IP、IC系統(tǒng)及解決方案供應(yīng)商Fresco Logic，共同宣布一項針對USB3.0的合作計劃。此計劃主要用來協(xié)助驗證智原的USB 3.0 (SuperSpeed USB) PHY IP (Physical Layer IP)和Fresco Logic的USB 3.0 xHCI主端與元件控制器IP之間的整合兼容性。
Fresco Logic的伙伴計畫讓智原科技能夠獲得SuperSpeed xHCI主端與元件的FPGA硬體研發(fā)平臺，以及讓智原PHY IP能夠在USB 3.0 xHCI 控制器上進(jìn)行測試PHY子卡(daughter board)的介面規(guī)格。透過這樣的合作關(guān)系，未來客戶，尤其是系統(tǒng)或是系統(tǒng)代工廠商就能以一個強(qiáng)大而開放的平臺作為產(chǎn)品研發(fā)的基礎(chǔ)，并搶先市場一步，以積極進(jìn)行USB3.0的布局。
在進(jìn)行USB3.0的研發(fā)同時，智原科技為了確?？蛻裟苋〉脧?qiáng)大而可靠的SuperSpeed USB解決方案，希望透過此合作關(guān)系，得以進(jìn)行系統(tǒng)層面的交互操作性測試。而這個合作關(guān)系涵蓋投產(chǎn)制造前后的確認(rèn)。首先，在制造前期階段，智原的PHY會透過Fresco Logic的測試環(huán)境，進(jìn)行部份的PHY測試，以便確保協(xié)定IP與PHY IP之間的交互操作性。
接著在制造后期階段，智原則會運用Fresco Logic的xHCI主端與元件研發(fā)平臺及智原的PHY子卡來完成實際硬體的互通性測試。經(jīng)由這兩階段的確認(rèn)之后，將能大幅降低客戶在運用SuperSpeed USB進(jìn)行設(shè)計時的風(fēng)險，進(jìn)而加快產(chǎn)品上市的速度。
下載文檔本站聲明： 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。
換一批
延伸閱讀
