隨著電子技術的進一步發(fā)展，目前在大多數(shù)通訊系統(tǒng)、無線基站、計算服務器、視頻廣播，以及消費電子等應用中，系統(tǒng)需要整合的功能越來越多，要求的性能也越來越高，因而時鐘系統(tǒng)的設計也隨之越來越復雜。有的系統(tǒng)甚至需要用到10個以上的時鐘。簡單一刀切的設計方案已無法滿足這種系統(tǒng)時鐘的設計需求。

IIC-China 2013開展首日，Silican Labs的技術牛人黃云騰博士為IIC觀眾們帶來一場精彩的技術應用課程(TAC)：《系統(tǒng)時鐘策略：靈活的頻率選擇和可自定的時鐘方案》，并且受到現(xiàn)場觀眾的熱烈回應。

針對文章開頭提出的問題，由于系統(tǒng)中將用到多顆SoC、帶多個擴展口、通訊協(xié)議，也可能存在多個無線標準，因此，對于石英、晶振、參考時鐘、引腳的要求和指標都將各不相同，這讓時鐘樹的設計變得棘手。黃云騰博士表示，Silican Labs擁有全面的一站式供應的時鐘供應服務，從不同價格/性價比、頻率控制到時鐘處理及分配IC，Silican Labs都提供產(chǎn)品覆蓋各種應用的各種需求。

Silican Labs提供時鐘需求的一站式供應服務

本次TAC演講旨在探討如何在眾多諸如離散共振器、晶體震蕩器、MEMS震蕩器、扇出緩沖器、時鐘綜合器等選項中，為工程師們的應用設計選擇最佳頻率控制源及最佳時鐘樹分配方案。

黃云騰博士認為，合理利用這些控源及時鐘分配IC，便可以幫助設計工程師們實現(xiàn)系統(tǒng)的“低成本/高性能”的優(yōu)化目標。

Silicon Labs解決方案: 4 顆IC

在有些情況下，系統(tǒng)可能只需要無源共振器，而在其他很多系統(tǒng)中，采用集成時鐘芯片可以在簡化物料清單，降低物料成本，增強系統(tǒng)性能，配置靈活性及可測試性等方面帶來很多優(yōu)勢。

Silicon Labs由于擁有其獨特的DSPLL技術而能夠獲得傳統(tǒng)方案不能實現(xiàn)的“任意頻率”的輸入和輸出。

DSPLL的技術優(yōu)點

使用靈活的任意頻率XO/VCXOs

黃云騰博士，Silicon Labs商務拓展總監(jiān)

黃博士前后效力芯科科技12年，擔任過各類重要的技術及管理工作。他曾帶領設計團隊開發(fā)了多款極具創(chuàng)意的時鐘芯片，廣播音頻芯片及無線通訊芯片。作為杰出工程師及商務拓展部長，黃博士當前負責公司的長期戰(zhàn)略投資及新產(chǎn)品策劃。在被芯科收購之前，他曾于2006至2007任深圳核源總裁及之后的深圳芯科總經(jīng)理至2008年。黃博士是29項美國專利的發(fā)明人，并發(fā)表過12篇IEEE技術論文。他從俄勒岡州立大學電機系獲得博士學位，上海交大獲得電子工程學士學位。此外，他還擁有賓西法尼亞大學沃頓商學院的工商管理碩士。