在日前于美國(guó)加州舉行的2011年國(guó)際實(shí)體設(shè)計(jì)大會(huì)(ISPD2011)，與會(huì)人士針對(duì)3D與無光罩微影技術(shù)等半導(dǎo)體實(shí)體設(shè)計(jì)的下一代發(fā)展趨勢(shì)進(jìn)行了深入的探討。此外，在今年的大會(huì)上還新增了表彰對(duì)于推動(dòng)并影響先進(jìn)半導(dǎo)體實(shí)體設(shè)計(jì)先驅(qū)與貢獻(xiàn)者的年度獎(jiǎng)項(xiàng)。

“除了每年的設(shè)計(jì)競(jìng)賽以外，從今年起，ISPD還將啟動(dòng)另一項(xiàng)傳統(tǒng)──透過舉行紀(jì)念議程的方式來表?yè)P(yáng)實(shí)體設(shè)計(jì)領(lǐng)域的先驅(qū)們，歌頌其于建立實(shí)體設(shè)計(jì)產(chǎn)業(yè)的功勞，并探索如何追隨其腳步以發(fā)展未來的新方向，”ISPD 2011會(huì)議主席兼國(guó)立臺(tái)灣大學(xué)教授張耀文(Yao-Wen Chang)表示。

第一位獲得年度ISPD大獎(jiǎng)殊榮的是紀(jì)念在電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域貢獻(xiàn)良多的Phil Kaufman Awardee，以及前Cadence公司董事會(huì)成員Ernest Kuh，他曾經(jīng)參與首款Spice模擬器的開發(fā)，也曾經(jīng)任加州柏克萊大學(xué)工程學(xué)院院長(zhǎng)。

今年的年度設(shè)計(jì)大賽著重于解決在65nm節(jié)點(diǎn)以下阻礙微影配置的全域布線擁擠問題。過去幾年來，評(píng)分的標(biāo)準(zhǔn)一向是根據(jù)導(dǎo)線長(zhǎng)度或布線性能的演算法配置為主，今年則改采“繞線完成度”(routability)作為評(píng)斷標(biāo)準(zhǔn)。

負(fù)責(zé)管理這項(xiàng)競(jìng)賽的主席Natarajan Viswanathan，同時(shí)也是IBM奧斯汀研究實(shí)驗(yàn)室系統(tǒng)與技術(shù)組研究人員。這項(xiàng)競(jìng)賽為每一支參賽隊(duì)伍設(shè)定了八項(xiàng)具挑戰(zhàn)性的業(yè)界基準(zhǔn)，以測(cè)試其于演算法配置的繞線完成度。最后的冠軍隊(duì)伍是來自香港中文大學(xué)教授楊鳳如與其博士班研究生團(tuán)隊(duì)所開發(fā)的“Ripple”。

第二名是來自加州大學(xué)洛杉磯分校教授Jason Cong與其實(shí)驗(yàn)室團(tuán)隊(duì)共同開發(fā)的“mPL11”；而第三名是密西根大學(xué)教授Igor Markov與其團(tuán)隊(duì)的“SimPLR”；第四名則是國(guó)立臺(tái)灣大學(xué)教授張耀文與其團(tuán)隊(duì)開發(fā)的“RADIANT”。

最佳論文獎(jiǎng)得主是德州大學(xué)教授David Pan與研究員Kun Yuan，他們?yōu)橹圃焐a(chǎn)環(huán)境采用了創(chuàng)新的電子束微影。由于電子光微影技術(shù)在半導(dǎo)體量產(chǎn)制造時(shí)的成本效益太低，因而目前該技術(shù)大多用于原型制造。但Pan與Yuan表示，在進(jìn)行雙重、三次或甚至四次微影曝光時(shí)，電子束已經(jīng)和越來越昂貴的光罩成本相當(dāng)。Pan與Yuan在其論文中建議采用模板規(guī)劃與最佳化演算法，可望使電子束微影加速量產(chǎn)。

同時(shí)，包括英特爾實(shí)驗(yàn)室(Intel Labs)、Tezzaron Semiconductor與其它公司們也提出了邁向22nm以下的創(chuàng)新運(yùn)算微影技術(shù)以及針對(duì)3D互連技術(shù)的TB級(jí)運(yùn)算等先進(jìn)技術(shù)。例如，英特爾研究員Vivek Singh提出了多光罩鑄膜、創(chuàng)新光罩以及其它運(yùn)算微影技術(shù)等，他表示這些都將是英爾公司未來在邁向14nm節(jié)點(diǎn)時(shí)的關(guān)鍵技術(shù)。

英特爾公司研究員Tanay Karnik則描述了一種DRAM上的3D處理器堆疊，包括其布局規(guī)劃、電源布線、輸入/輸出電流、測(cè)試與組裝等細(xì)節(jié)。Tezzaron Semiconductor技術(shù)長(zhǎng)Bob Patti比較了3D晶堆疊的最新改善之處，包括功耗更低40%、密度提升4倍、性能提升超過300%，而成本更低50%。

根據(jù)特爾實(shí)驗(yàn)室表示，在相同的晶片封裝中在記憶體晶片上實(shí)現(xiàn)網(wǎng)格連接的方式，可望使處理器堆疊實(shí)現(xiàn)TB級(jí)的效能。

編譯：Susan Hong

(參考原文： ISPD spots 3-D, maskless-lithography trends，by R. Colin Johnson)