經(jīng)硅驗證的、兼容的DesignWare IP使工作功耗小于5 mW/Gb/Lane并使待機(jī)功耗小于10uW/Lane

亮點：

•諸如L1子狀態(tài)和采用門控電源、分段電源層和保留電池等電源管理功能使待機(jī)功耗小于10uW/lane

•支持驅(qū)動下供電，這種新型發(fā)送器設(shè)計和均衡旁路方案使工作功耗低于5 mW/Gb/lane

•提供小尺寸的、內(nèi)置全速生產(chǎn)測試以及可選的wirebond封裝，以降低整體的物料清單(BOM)成本

•降低工作功耗，同時滿足PCI Express 3.1電氣規(guī)范

新思科技(Synopsys，Inc，納斯達(dá)克股票代碼：SNPS)日前宣布：推出業(yè)界功耗最低的、兼容PCI Express®(PCIe®)3.1規(guī)范的控制器和PHY知識產(chǎn)權(quán)(IP)解決方案，它們可以同時極大地降低移動系統(tǒng)級芯片(SoC)的工作和待機(jī)功耗。經(jīng)硅驗證的Synopsys DesignWare® PCIe 3.1 IP支持L1低功耗狀態(tài)，并采用電源開關(guān)、分段電源層以及低待機(jī)功耗等電源門控技術(shù)，使待機(jī)功耗低于10 uW/lane。此外，正常供電時，這種新型發(fā)送器設(shè)計和均衡旁路方案使工作功耗低于5mW/Gb/lane，同時還滿足了PCIe 3.1電氣規(guī)范。通過提供一種專為提供最低功耗而優(yōu)化的PCIe控制器和PHY IP解決方案，Synopsys使設(shè)計人員能夠把主要的功能集成到其SoC之中，同時延長移動設(shè)備的電池續(xù)航時間。

“作為一家加入PCI-SIG已超過十年的成員，Synopsys一直在致力于PCIe技術(shù)的發(fā)展，”PCI-SIG主席兼總裁Al Yanes表示。“帶有低功耗PCIe架構(gòu)的IP解決方案的SoC產(chǎn)品，支持了移動領(lǐng)域的應(yīng)用。

”

支持PCIe 3.1技術(shù)的DesignWare PHY IP超越了必需的PCIe通道性能，它采用了多鎖相環(huán)(MPLL)、前饋均衡(FFE)、連續(xù)時間線性均衡(CTLE)和可編程決策反饋均衡(DFE)等技術(shù)來提高高損耗和不穩(wěn)定通道中的信號完整性。與分離式基準(zhǔn)時鐘(Refclk)無關(guān)的擴(kuò)展頻譜時鐘(SRIS)、參考時鐘轉(zhuǎn)發(fā)、PCI Express架構(gòu)聚集和二分等功能為高速SoC提供了靈活性和可擴(kuò)展性。PHY支持自動測試設(shè)備(ATE)的測試功能、小面積和可選的引線鍵合封裝等功能降低了整體BOM成本。

作為完整解決方案的一部分，針對PCI Express 3.1規(guī)范的DesignWare控制器IP支持L1低功耗狀態(tài)、分段電源以及低待機(jī)功耗等功能，使待機(jī)模式中的漏電功耗降低高達(dá)95%，同時，其非常短的退出延遲，支持更短的喚醒時間。為了降低工作功耗，該控制器支持系統(tǒng)級電源管理功能，包括延遲容忍報告(LTR)、優(yōu)化的緩沖器刷新/填滿(OBFF)和動態(tài)功率調(diào)整(DPA)。此外，Synopsys用于PCIe架構(gòu)的驗證IP(VIP)與System Verilog源代碼測試套件結(jié)合在一起，可以支持低功耗場景的驗證。該VIP提供控制方式進(jìn)出和切換低功耗子狀態(tài)。它監(jiān)控低功耗的狀態(tài)，同時測試套件提供了一套專用的測試方法來驗證L1低功耗狀態(tài)的功能。

“更多的功能、更快的性能和更長的電池壽命，正在驅(qū)動著消費(fèi)電子市場中移動設(shè)備的演進(jìn)發(fā)展，”Synopsys IP和原型營銷副總裁John Koeter表示。“通過為業(yè)界提供最低功耗的PCI Express IP解決方案，Synopsys正在幫助設(shè)計人員滿足當(dāng)今移動應(yīng)用的嚴(yán)苛技術(shù)要求，并縮短它們的上市時間。”