性能和功耗/面積通常是相互沖突的設(shè)計(jì)目標(biāo)，就像 SoC 設(shè)計(jì)中的“陰”和“陽”。每一代的 SoC 都必須不斷地在這兩個設(shè)計(jì)目標(biāo)之間糾結(jié)，而就當(dāng)你覺得終于取得完美的平衡時，新的設(shè)計(jì)目標(biāo)又推動著你繼續(xù)向前！

事實(shí)上，SoC 性能目標(biāo)的快速推進(jìn)確實(shí)令人感到驚奇，昨天的“高級”性能，轉(zhuǎn)眼間，今天就變成“中級”了。

以智能手機(jī)為例，隨著快速普及，一個新興但飛速增長的入門級智能手機(jī)市場已經(jīng)形成。這些低于 100 美元的手機(jī)雖然沒有高端產(chǎn)品的完整功能，但仍需要一定程度的性能，才能支持更多的常見功能。多款早期上市的低成本智能手機(jī)是采用單核處理器，但較新的手機(jī)將采用多核設(shè)計(jì)，有可能是分別用作應(yīng)用處理和基帶處理、或兩者的結(jié)合。由此我們需要一個優(yōu)秀的中端多核處理器，考慮到移動產(chǎn)品的海量特點(diǎn)，低成本和低功耗也是非常重要的設(shè)計(jì)目標(biāo)。

入門級智能手機(jī)是“陰、陽”應(yīng)用的典范，但它不是唯一苛求面積和功耗效率的設(shè)備，還有其他很多設(shè)備也需要這樣的中端多核處理性能。受寬帶、移動和新應(yīng)用的推動，SSD 控制器、家用網(wǎng)關(guān)和車載資訊娛樂系統(tǒng)等產(chǎn)品用的 SoC 對于多核的性能需求也日益提升。雖然這些應(yīng)用不一定需要最高的性能等級，但仍然要求不錯的中級性能。而且，要在嚴(yán)格的設(shè)計(jì)限制條件下取得功耗和性能的平衡，會比僅要求高性能設(shè)計(jì)的挑戰(zhàn)更大。

我們非常高興推出新款 MIPS interAptiv 多線程、多核處理器系列，因?yàn)樗芴峁└鞣N嵌入式設(shè)備所需的高效的中端多核性能，并同時具備低功耗和低成本特性，是上述應(yīng)用和其他有類似需求產(chǎn)品的理想選擇。interAptiv 內(nèi)核的效率主要來自采用多線程技術(shù)，這對于高平行度和因內(nèi)存訪問而造成流水線暫停的應(yīng)用來說，特別能顯示出價值。若以單位面積和單位功耗而言，interAptiv 內(nèi)核能實(shí)現(xiàn)最高的性能等級，從而比對手相同等級的內(nèi)核更有優(yōu)勢。interAptiv 提供的多核支持，意味著您可以擁有極高的可伸展性與高效多處理的平臺。

與 MIPS 的前一代多線程內(nèi)核相比，interAptiv 內(nèi)核主要增強(qiáng)了多核性能，如前所述，越來越多的中端設(shè)計(jì)也向多核轉(zhuǎn)移，因此突然之間，連接這些內(nèi)核的模塊能否提供良好性能，就變得非常重要。interAptiv 內(nèi)核采用 MIPS 第二代整合了 L2 cache控制器的同步管理器 (CM)。通過整合 L2 cache 控制器和其他功能提升，CM 可顯著改善延遲，并提供最佳的系統(tǒng)處理能力。

interAptiv 內(nèi)核也強(qiáng)化了電源管理功能，能智能選取 L1 ICACHE 的路，并具備在 L1 DCACHE 和 DSPRAM 進(jìn)行 32 位訪問，以及根據(jù)總線需求關(guān)閉內(nèi)核時脈的能力。除了這些增強(qiáng)功能，我們前一代多線程/多核產(chǎn)品中的電源管理特性，包括能以單核為基礎(chǔ)進(jìn)行的電壓門和時鐘門控的集群電源控制，都一并包括在 interAptiv 內(nèi)核中。

對于為高可靠性應(yīng)用開發(fā) SoC 的設(shè)計(jì)人員來說，interAptiv 內(nèi)核可為 L1 DCACHE 和 DSPRAM 內(nèi)存提供 ECC 糾錯功能，非常適用于存儲或車用駕駛輔助系統(tǒng)等需要資料完整性的應(yīng)用。

因此，雖然我們還不能完全省掉在性能和功耗/成本效率間博取平衡的努力，（抱歉，目前還沒有一個按鈕就能解決這個問題的方案），但通過 interAptiv 內(nèi)核，我們可以將整個設(shè)計(jì)過程變得更為輕松。