摘 要： 根據(jù)橢圓曲線密碼體制的幾種關(guān)鍵算法，采用Modelsim仿真工具設(shè)計(jì)相應(yīng)的算法模塊。然后將各模塊代碼通過System Generator生成對應(yīng)的系統(tǒng)模塊,再將這些模塊搭建成完整的ECC系統(tǒng)。最后對整個ECC系統(tǒng)進(jìn)行仿真，實(shí)驗(yàn)數(shù)據(jù)進(jìn)一步驗(yàn)證了該設(shè)計(jì)的正確性。
關(guān)鍵詞： System Generator； 橢圓曲線； 有限域

橢圓曲線密碼系統(tǒng)(ECC)與其他公鑰加密系統(tǒng)相比，因其密鑰長度短、安全強(qiáng)度高等諸多優(yōu)點(diǎn)，被公認(rèn)為最有前途的公鑰密碼體系,受到人們的普遍關(guān)注和研究[1-4]。
在國內(nèi)外有關(guān)ECC的研究方面，主要集中在 ECC的時間復(fù)雜度和空間復(fù)雜度上[2-4]。參考文獻(xiàn)[2]研究模逆和標(biāo)乘的快速算法,參考文獻(xiàn)[3]針對KP算法將改進(jìn)的Booth算法嵌入傳統(tǒng)算法，極大地降低了迭代次數(shù)和有限域運(yùn)算量。參考文獻(xiàn)[4]將所有的模運(yùn)算全轉(zhuǎn)化為模乘運(yùn)算和模加運(yùn)算，并改進(jìn)了LSD乘法器,利用該單元進(jìn)行模運(yùn)算,從而其硬件實(shí)現(xiàn)了具有面積小、速度快等優(yōu)點(diǎn)。目前國內(nèi)的密碼技術(shù)還是落后于國外，特別是在生活應(yīng)用中，國內(nèi)的企業(yè)基本上是引用國外的密碼技術(shù)進(jìn)行二次開發(fā)。如果要將實(shí)現(xiàn)的橢圓曲線密碼系統(tǒng)應(yīng)用到實(shí)際中，則需要通過系統(tǒng)集成芯片設(shè)計(jì)(SOC)，將FPGA上實(shí)現(xiàn)的橢圓曲線密碼系統(tǒng)集成實(shí)用性的加密芯片。一旦設(shè)計(jì)過程中所需的資源和條件不夠完善，將導(dǎo)致加密芯片的制作難以實(shí)現(xiàn)。為此，本文借助Xilinx公司提供的強(qiáng)大的系統(tǒng)級硬件仿真工具System Generator[5]，研究并設(shè)計(jì)ECC加解密系統(tǒng)。
1 橢圓曲線密碼體制
由于最終是要在硬件上實(shí)現(xiàn)橢圓曲線密碼體制[6]，所以本文選擇的有限域是特征為2的GF(2n)，選擇的橢圓曲線方程如式(1)所示。
　

可見橢圓曲線密碼體制涉及到GF(2n)上的模加運(yùn)算、模乘運(yùn)算、求逆運(yùn)算，還有橢圓曲線的KP點(diǎn)乘運(yùn)算，下面對幾個主要算法進(jìn)行分析。
1.1 GF(2n)域上的模乘運(yùn)算
模乘模塊是整個設(shè)計(jì)中最關(guān)鍵的模塊,模乘的過程包括多項(xiàng)式相乘和取模兩個過程。傳統(tǒng)的乘法器是將兩個m位操作數(shù)相乘，然后對其進(jìn)行f(x)求模。這樣的缺點(diǎn)就是需要一個2m位的寄存器來存儲中間結(jié)果,勢必會浪費(fèi)資源。本文采用全串行移位相加法來實(shí)現(xiàn)模乘運(yùn)算[6]。該算法只有簡單的移位和“異或”運(yùn)算，但是需要大量的移位運(yùn)算，如果A、B具有m位，則需要進(jìn)行m-1次移位運(yùn)算,這是比較耗時的。但是本文使用的FPGA工作在61.44 MHz時鐘下，m一般取值在200左右，因此全串行移位相加法大概需要的是ns級的時間，而且全串行移位算法也是最節(jié)省資源的算法。通過Modelsim仿真該模塊,得到圖1所示結(jié)果。其中, clk是系統(tǒng)時鐘61.44 MHz；reset是系統(tǒng)復(fù)位信號；en是使能端口；din是乘數(shù)輸入端口，低位在前；dout是輸出結(jié)果；rdy是輸出結(jié)果有效指示。

1.2 GF(2n)域上的模逆運(yùn)算
　 對于GF(2n)域上的模逆運(yùn)算，當(dāng)今最有效的算法就是擴(kuò)展歐幾里德算法和基于費(fèi)馬定理的模逆算法。擴(kuò)展歐幾里德算法用時會比基于費(fèi)馬定理的模逆算法用時短很多，但是相應(yīng)地是以犧牲硬件資源為代價(jià)，在后面的點(diǎn)乘算法和最后的橢圓曲線密碼體制的實(shí)現(xiàn)耗用資源很大。擴(kuò)展歐幾里德算法還要去另外設(shè)計(jì)一個多項(xiàng)式模塊，而基于費(fèi)馬定理的模逆算法只需要反復(fù)調(diào)用先前做好的模乘模塊就行，再加上本文用的FPGA時鐘頻率本身就高，因此本文選擇費(fèi)馬定理來做模逆算法。通過Modelsim仿真該模塊,得到圖2所示結(jié)果。其中，clk是系統(tǒng)時鐘61.44 MHz；reset是系統(tǒng)復(fù)位信號；en是模逆使能；din是輸入數(shù)據(jù)；a_inv是輸出結(jié)果；rdy是輸出結(jié)果有效指示。

選取參數(shù)：
K=157E51751D89C66CBDF44596BF7F653876A18C4B12
40B85A;
x=36B3DAF8A23206F9C4F299D7B21A9C369137F2C84
AE1AA0D;
y=7658E73433B3F95E332932E70EA245CA2418EA0EF9
8018FB;
b=2E45EF571F00786F67B0081B9495A3D95462F5DE0A
A185EC;
f=800000000000000000000000000000000000000000000
201。
仿真結(jié)果：
Cx=34EEC5768673E71B8CDC139FB8EB4ACD9989FAA
E1EC9EF1D;
Cy=779097F490A2DA7A6B09A9518733B4817D5C21947
547D2A1。
2 System Generator搭建ECC加密系統(tǒng)
System Generator是業(yè)內(nèi)領(lǐng)先的高級系統(tǒng)級FPGA開發(fā)工具。其作用是借助FPGA設(shè)計(jì)高性能DSP系統(tǒng)并和Simulink實(shí)現(xiàn)無縫鏈接，快速建模并自動生成代碼[5]。System Generator最大的特點(diǎn)就是可利用Simulink建模和仿真環(huán)境來實(shí)現(xiàn)FPGA設(shè)計(jì)，無需了解和使用RTL級硬件語言，讓DSP設(shè)計(jì)者能夠發(fā)揮基于FPGA的DSP的最大性能和靈活性，并縮短整個設(shè)計(jì)周期。前文用FPGA實(shí)現(xiàn)了ECC的各個關(guān)鍵模塊,下面用先前生成的各個模塊代碼通過System Generator的黑盒子生成各自相應(yīng)的模塊。再將這些模塊搭建成完整的ECC模塊，以便在Matlab工作空間中輸入相應(yīng)的參數(shù)、明文和相應(yīng)的使能端口就可以實(shí)現(xiàn)加密；輸入相應(yīng)的參數(shù)、密文和相應(yīng)的使能端口就可以實(shí)現(xiàn)解密。但是本文所涉及的參數(shù)較大，輸入的過程很耗費(fèi)時間，因此本文將參數(shù)都固定在一個ROM中間，只要控制相應(yīng)的使能信號，就可以達(dá)到一個加解密的模擬過程。
2.1數(shù)據(jù)輸入模塊的搭建
本文中的端口有使能端口和參數(shù)端口，其中，使能端口是1 bit的，就可以用計(jì)數(shù)器來實(shí)現(xiàn)。對于191個bit位的參數(shù)，可先將其分解成6組的32 bit系數(shù)， 存在如圖4所示的ROM中，只要改變ROM中的值就可以控制輸入?yún)?shù)的值，改變3個常數(shù)模塊就可以控制參數(shù)輸入的時刻。