[導(dǎo)讀]quartus的IP仿真出錯解決方案
大家都知道quartus的IP可以直接拿來用的，大大節(jié)省了開發(fā)時間，而且其代碼是絕對優(yōu)化的；所有的前奏都操作成功，設(shè)置沒什么問題，開始對生成的fft.vhd文件進行編譯，點擊Start Compilation，第一感覺：慢！編譯很慢，應(yīng)該是文件太龐大了吧，需要生成很多信息，在Status里觀察進度，F(xiàn)ull Compilation進行至80%，報錯！
無奈，但沒能通過EDA Netlist Writer，查找錯誤信息，簡單六行：
主要錯誤：
Error：Can‘‘t generate netlist outout files because the file"C：/altera/72/ip/fft/lib/auk_dspip_math_pkg_fft_72.vhd" is an OpenCore Plus time-limited file.
生成網(wǎng)表輸出文件出錯。OpenCore Plus time-limited ，在之前進行的一系列設(shè)置里（settings）ENA Netlist Writer options里選擇的是第三方仿真軟件modelsim，緣故就出在此。在沒有授權(quán)時opencore是不允許生成Netlist的，更改設(shè)置：settings里EDA Tool Settings —>Simulation選擇“none”，重新編譯，通過。
接下來，理清管腳關(guān)系，進行仿真。
下載文檔本站聲明： 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。
換一批
延伸閱讀
摘要:基于數(shù)字孿生技術(shù),依托Unity引擎開發(fā)虛擬調(diào)試應(yīng)用。通過機器人工作站實例進行虛擬調(diào)試仿真,基于socket通信,通過三菱PLC對虛擬機器人工作站進行虛擬調(diào)試,檢測工作站結(jié)構(gòu)設(shè)計的合理性、信號配置和邏輯設(shè)計的正確性...
關(guān)鍵字： 數(shù)字孿生 虛擬調(diào)試 仿真
