O 引言

　　隨著航空航天航海等技術(shù)的發(fā)展，無論是星載還是艦載方面的技術(shù)要求，都迫切希望有一種能夠在惡劣環(huán)境(高溫、低溫、振動)下正常工作，并且易于保存的大容量視頻記錄設(shè)備，以滿足數(shù)據(jù)管理系統(tǒng)方面的要求。

　　早期的海量數(shù)據(jù)記錄主要是使用磁帶機，但存放在磁帶機中的數(shù)據(jù)保存條件較高，它容易受到天氣和濕度等環(huán)境的影響。而使用半導(dǎo)體存儲芯片作為存儲介質(zhì)則具有存儲密度高、無轉(zhuǎn)動部件、可靠性高、體積小、重量輕等特點，因此，半導(dǎo)體存儲芯片逐漸成為高可靠性數(shù)據(jù)記錄器的主流方案。

　　基于半導(dǎo)體存儲芯片K9WBG08UlM的大容量存儲器，可以很好的滿足工業(yè)控制或軍事領(lǐng)域等惡劣環(huán)境下的使用要求。

1 大容量存儲器的應(yīng)用設(shè)計

　　1．1 系統(tǒng)組成

　　整個視頻壓縮與大容量數(shù)據(jù)存儲系統(tǒng)一般由多路視頻服務(wù)終端、中心控制分系統(tǒng)、大容量電子存儲陣列等組成。其中，多路視頻服務(wù)終端用于視頻信號的采集和壓縮，壓縮后的視頻數(shù)據(jù)通過網(wǎng)絡(luò)送入存儲陣列保存，也可以通過以太網(wǎng)送到指定的用戶進行瀏覽；中心控制分系統(tǒng)以高性能嵌入式處理器BF537為核心，可完成視頻服務(wù)終端的控制，存儲陣列數(shù)據(jù)的讀出。它通過百兆以太網(wǎng)與上位機進行高速數(shù)據(jù)交換；存儲陣列可提供高達4T的存儲深度，它由10塊400MByte容量的獨立存儲板組成，可為多路視頻服務(wù)終端提供同時存儲服務(wù)，存儲介質(zhì)采用大容量非易失NAND-Flash芯片K9WBG08U1M，單片存儲容量為32Gbit，每塊存儲板都可由視頻服務(wù)終端寫入，并由中心控制分系統(tǒng)讀出。其系統(tǒng)組成框

　　1．2 系統(tǒng)工作原理

　　攝像機輸出的視頻信號進入視頻采集壓縮卡后，首先通過A／D變換器進行視頻信號采集，采樣后輸出的數(shù)字視頻信號經(jīng)FPGA整理后進入數(shù)字信號處理器DSP，然后對視頻數(shù)據(jù)在DSP中按照MPEG4協(xié)議進行視頻壓縮，形成MPEG4格式的視頻數(shù)據(jù)流；每塊采集壓縮板的視頻數(shù)據(jù)流可實時保存到存儲陣列中。如果有用戶需要訪問，則將該數(shù)據(jù)流打包后發(fā)送給指定的用戶。

　　壓縮和存儲過程受主控計算機的控制。如果有用戶需要瀏覽保存的視頻數(shù)據(jù)，則需要向主控計算機發(fā)出瀏覽請求，主控計算機接受后，即可通過讀數(shù)據(jù)邏輯選擇存儲陣列中的數(shù)據(jù)塊，然后讀出后打包并發(fā)送給指定的用戶。主控計算機可以同時響應(yīng)多個用戶的請求。

2 大容量電子存儲陣列設(shè)計

　　2．1 數(shù)據(jù)收發(fā)接口

　　存儲板的數(shù)據(jù)收發(fā)可通過DSP實現(xiàn)。考慮到與前端芯片選擇的一致性，本方案選擇ADI公司的ADSP-BF533為數(shù)據(jù)收發(fā)處理器。執(zhí)行存儲操作時，BF533將從輸入／輸出總線并行外設(shè)接口(PPI)接收中心控制板發(fā)送的存儲數(shù)據(jù)，并將其緩存到SDRAM，同時按照K9WBG08U1M的編程時序要求形成存儲器的編程指令，再通過FPGA發(fā)送到K9WBG08U1M存儲芯片；而在執(zhí)行讀操作時，BF533則通過FPGA向K9WBG08U1M發(fā)送讀操作指令，以讀取指定區(qū)域的數(shù)據(jù)并緩存到SDRAM存儲器中，然后通過輸入／輸出總線(PPI)發(fā)送到中心控制分系統(tǒng)并將其回送給上位機進行瀏覽。

　　2．2 存儲器訪問控制接口

　　每塊存儲板的訪問控制接口均可由兩片F(xiàn)PGA實現(xiàn)。 由于板上有100片存儲芯片K9WBG08U1M，而輸入／輸出總線只有一套，所以，對芯片的訪問需要通過總線驅(qū)動和譯碼邏輯來實現(xiàn)。該邏輯可由ALTERA公司的Cyclong系列FPGA實現(xiàn)，具體型號為EP2C35F67218，它同時可通過EBIU總線與DSP進行數(shù)據(jù)交換。存儲芯片寫入或讀出的數(shù)據(jù)需通過EP2C35。由于板上有100片存儲芯片都連接到EP2C35的一套I／O引腳上，故會導(dǎo)致負載過大而無法工作，所以，可將存儲芯片4個一組，共用一套EP2C35的I／O引腳驅(qū)動，以保證足夠的驅(qū)動能力。來自總線的地址信號輸入到地址譯碼器，用于選擇存儲芯片。輸入為7位地址線，輸出存儲芯片選擇信號csl～csl00其具體接口連接如圖2所示。