摘要：通過(guò)JTAG實(shí)現(xiàn)對(duì)Flash在線編程。首先，介紹JTAG的定義、結(jié)構(gòu)及引腳的定義，并闡述JTAG狀態(tài)機(jī)的工作原理。然后，介紹JTAG口的邊界掃描寄存器，給出實(shí)現(xiàn)JTAG在線寫(xiě)Flash的電路，和如何通過(guò)JTAG實(shí)現(xiàn)Flash的編程及程序流程圖。 關(guān)鍵詞：JTAG Flash 在線編程 隨著嵌入式技術(shù)的發(fā)展，在一些高端的掌上設(shè)備中，都使用了Flash芯片，如Compaq的iPAQ、聯(lián)想的天祺系列等產(chǎn)品。但對(duì)于研發(fā)人員來(lái)說(shuō)，在開(kāi)發(fā)階段需要大量的程序調(diào)試，就意味著要對(duì)Flash進(jìn)行擦除和改寫(xiě)的工作，因此，如何對(duì)Flash進(jìn)行在線編程是問(wèn)題的關(guān)鍵所在。本文介紹一種通過(guò)JTAG 對(duì)Flash進(jìn)行的在線編程方法。 1 JTAG簡(jiǎn)介 JTAG(Joint Test Action Group)是1985年制定的檢測(cè)PCB和IC芯片的一個(gè)標(biāo)準(zhǔn)，1990年被修改后成為IEEE的一個(gè)標(biāo)準(zhǔn)，即IEEE1149.1-1990。通過(guò)這個(gè)標(biāo)準(zhǔn)，可對(duì)具有JTAG口芯片的硬件電路進(jìn)行邊界掃描和故障檢測(cè)。 圖1 TAP控制器的狀態(tài)機(jī)框圖 具有JTAG口的芯片都有如下JTAG引腳定義： TCK——測(cè)試時(shí)鐘輸入; TDI——測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò)TDI輸入JTAG口; TDO——測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò)TDO從JTAG口輸出; TMS——測(cè)試模式選擇，TMS用來(lái)設(shè)置JTAG口處于某種特定的測(cè)試模式。 可選引腳TRST——測(cè)試復(fù)位，輸入引腳，低電平有效。 含有JTAG口的芯片種類(lèi)較多，如CPU、DSP、CPLD等。 JTAG內(nèi)部有一個(gè)狀態(tài)機(jī)，稱(chēng)為T(mén)AP控制器。TAP控制器的狀態(tài)機(jī)通過(guò)TCK和TMS進(jìn)行狀態(tài)的改變，實(shí)現(xiàn)數(shù)據(jù)和指令的輸入。圖1為T(mén)AP控制器的狀態(tài)機(jī)框圖。

2 JTAG芯片的邊界掃描寄存器 JTAG標(biāo)準(zhǔn)定義了一個(gè)串行的移位寄存器。寄存器的每一個(gè)單元分配給IC芯片的相應(yīng)引腳，每一個(gè)獨(dú)立的單元稱(chēng)為BSC(Boundary-Scan Cell)邊界掃描單元。這個(gè)串聯(lián)的BSC在IC內(nèi)部構(gòu)成JTAG回路，所有的BSR(Boundary-Scan Register)邊界掃描寄存器通過(guò)JTAG測(cè)試激活，平時(shí)這些引腳保持正常的IC功能。圖2為具有JTAG口的IC內(nèi)部BSR單元與引腳的關(guān)系。 3 JTAG在線寫(xiě)Flash的硬件電路設(shè)計(jì)和與PC的連接方式 以含JTAG接口的StrongARM SA1110為例，F(xiàn)lash為Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過(guò)程序?qū)?duì)JTAG口的控制指令和目標(biāo)代碼從PC的并口寫(xiě)入JTAG的BSR中。在設(shè)計(jì)PCB時(shí)，必須將SA1110的數(shù)據(jù)線和地址線及控制線與Flash的地線線、數(shù)據(jù)線和控制線相連。因 SA1110的數(shù)據(jù)線、地址線及控制線的引腳上都有其相應(yīng)BSC，只要用JTAG指令將數(shù)據(jù)、地址及控制信號(hào)送到其BSC中，就可通過(guò)BSC對(duì)應(yīng)的引腳將信號(hào)送給Flash，實(shí)現(xiàn)對(duì)Flash的操作。JTAG的系統(tǒng)板設(shè)計(jì)和連線關(guān)系如圖3所示。 4 通過(guò)使用TAP狀態(tài)機(jī)的指令實(shí)行對(duì)Flash的操作 通過(guò)TCK、TMS的設(shè)置，可將JTAG設(shè)置為接收指令或數(shù)據(jù)狀態(tài)。JTAG常用指令如下： SAMPLE/PRELOAD——用此指令采樣BSC內(nèi)容或?qū)?shù)據(jù)寫(xiě)入BSC單元; EXTEST——當(dāng)執(zhí)行此指令時(shí)，BSC的內(nèi)容通過(guò)引腳送到其連接的相應(yīng)芯片的引腳，我們就是通過(guò)這種指令實(shí)現(xiàn)在線寫(xiě)Flash的; BYPASS——此指令將一個(gè)一位寄存器軒于BSC的移位回路中，即僅有一個(gè)一位寄存器處于TDI和TDO之間。 在PCB電路設(shè)計(jì)好后，即可用程序先將對(duì)JTAG的控制指令，通過(guò)TDI送入JTAG控制器的指令寄存器中。再通過(guò)TDI將要寫(xiě)Flash的地址、數(shù)據(jù)及控制線信號(hào)入BSR中，并將數(shù)據(jù)鎖存到BSC中，用EXTEST指令通過(guò)BSC將寫(xiě)入Flash。

5 軟件編程 在線寫(xiě)Flash的程序用Turbo C編寫(xiě)。程序使用PC的并行口，將程序通過(guò)含有JTAG的芯片寫(xiě)入Flash芯片。程序先對(duì)PC的并口初始化，對(duì)JTAG口復(fù)位和測(cè)試，并讀Flash，判斷是否加鎖。如加鎖，必須先解鎖，方可進(jìn)行操作。寫(xiě)Flash之前，必須對(duì)其先擦除。將JTAG芯片設(shè)置在EXTEST模式，通過(guò)PC的并口，將目標(biāo)文件通過(guò)JTAG寫(xiě)入Flash，并在燒寫(xiě)完成后進(jìn)行校驗(yàn)。程序主流程如圖4所示。 通過(guò)JTAG的讀芯片ID子程序如下： void id_command(void){ putp(1,0,IP); //Run-Test/Idle;使JTAG復(fù)位 putp(1,0,IP); //Run-Test/Idle putp(1,0,IP); //Run-Test/Idle putp(1,0,IP); //Run-Test/Idle putp(1,1,IP); putp(1,1,IP); //選擇指令寄存器 putp(1,0,IP); //捕獲指令寄存器 putp(1,0,IP); /移位指令寄存器 putp(0,0,IP); //SA1110JTAG口指令長(zhǎng)度5位，IDCODE為01100 putp(1,0,IP); putp(1,0,IP); putp(0,0,IP); putp(0,0,IP); putp(0,1,IP); //退出指令寄存器 putp(1,1,IP); //更新指令寄存器，執(zhí)行指令寄存器中的指令 putp(1,0,IP); //Run-Test/Idle

putp(1,0,IP); //Run-Test/Idle putp(1,0,IP); //Run-Test/Idle putp(1,1,IP); putp(1,0,IP); if(check_id(SA1110ID)) error_out("failed to read device ID for the SA-1110"); putp(1,1,IP); //退出數(shù)據(jù)寄存器 putp(1,1,IP); //更新數(shù)據(jù)寄存器 putp(1,0,IP); //Run-Test/Idle,使JTAG復(fù)位 putp(1,0,IP); //Run-Test/Idle putp(1,0,IP); //Run-Test/Idle } 6 電路設(shè)計(jì)和編程中的注意事項(xiàng) ①Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣，才能通過(guò)BSR控制Flash的相應(yīng)引腳。 ②JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。 ③Flash在擦寫(xiě)和編程時(shí)所需的工作電流較大，在選用系統(tǒng)的供電芯片時(shí)，必須加以考慮。 ④為提高對(duì)Flash的編程速度，盡量使TCK不低于6MHz，可編寫(xiě)燒寫(xiě)Flash程序時(shí)實(shí)現(xiàn)。