對(duì)于各具特色的移動(dòng)電話、移動(dòng)GPS設(shè)備和消費(fèi)電子小玩意等電池供電的便攜式設(shè)備應(yīng)用來(lái)說(shuō)，高端負(fù)載開(kāi)關(guān)一直受到眾多工程師和設(shè)計(jì)人員的青睞。本文將以易于理解的非數(shù)學(xué)方式全方位介紹基于MOSFET的高端負(fù)載開(kāi)關(guān)，并討論在設(shè)計(jì)和選擇過(guò)程中必須考慮的各種參數(shù)。

高端負(fù)載開(kāi)關(guān)的定義是：它通過(guò)外部使能信號(hào)的控制來(lái)連接或斷開(kāi)至特定負(fù)載的電源(電池或適配器)。相比低端負(fù)載開(kāi)關(guān)，高端負(fù)載開(kāi)關(guān)“流出”電流至負(fù)載，而低端負(fù)載開(kāi)關(guān)則將負(fù)載接地或者與地?cái)嚅_(kāi)，因此它從負(fù)載“汲入”電流。

高端負(fù)載開(kāi)關(guān)不同于高端電源開(kāi)關(guān)。高端電源開(kāi)關(guān)管理輸出電源，因此通常會(huì)限制其輸出電流。相反地，高端負(fù)載開(kāi)關(guān)將輸入電壓和電流傳遞給“負(fù)載”，并且它不具備電流限制功能。

高端負(fù)載開(kāi)關(guān)包含三個(gè)部分：

傳輸元件：本質(zhì)上是一個(gè)晶體管，通常為一個(gè)增強(qiáng)型MOSFET。傳輸元件在線性區(qū)工作，將電流從電源傳輸至負(fù)載，就像一個(gè)“開(kāi)關(guān)”(與放大器相對(duì)應(yīng))。柵極控制電路：向傳輸元件的柵極提供電壓來(lái)控制導(dǎo)通或關(guān)斷。它還被稱(chēng)為電平轉(zhuǎn)換電路，外部使能信號(hào)通過(guò)電平轉(zhuǎn)換來(lái)產(chǎn)生足夠高或者足夠低的柵極電壓(偏置電壓)來(lái)全面控制傳輸元件的導(dǎo)通和關(guān)斷。輸入邏輯電路：主要功能是解釋使能信號(hào)，并觸發(fā)柵極控制電路來(lái)控制傳輸元件的導(dǎo)通和關(guān)斷。

傳輸元件

傳輸元件是高端開(kāi)關(guān)最基本的組成部分。最經(jīng)?？紤]的參數(shù)，特別是開(kāi)關(guān)導(dǎo)通時(shí)的阻抗(R_DSON)，與傳輸元件的結(jié)構(gòu)和特性有直接關(guān)系。

由于增強(qiáng)型MOSFET一般在工作期間消耗的電流較少，在關(guān)斷期間泄漏的電流也較少，并且具有比雙極晶體管更高的熱穩(wěn)定性，所以被廣泛用作高端負(fù)載開(kāi)關(guān)中的傳輸元件。本文將專(zhuān)門(mén)介紹基于增強(qiáng)型MOSFET的傳輸元件。增強(qiáng)型MOSFET傳輸元件可以是N溝道FET，也可以是P溝道FET。

當(dāng)N溝道FET的柵極電壓(V_G)比其源極電壓(V_S)和漏極電壓(V_D)高出一個(gè)閾值(V_T)時(shí)，N溝道FET就會(huì)被完全轉(zhuǎn)換至導(dǎo)通狀態(tài)或者工作于其線性區(qū)。以下式子給出了導(dǎo)通條件的數(shù)學(xué)表達(dá)式：

V_G－V_S＝V_GS＞V_T

V_G－V_T＞V_D

或者是，

V_GS－V_T＞V_DS

其中，V_G為柵極電壓、V_S為源極電壓、V_D為漏極電壓、V_T為FET的閾值電壓、V_GS為柵－源極壓降、V_DS為漏－源極壓降，所有參數(shù)均為正。

圖1：具有內(nèi)置電荷泵的N溝道FET高端負(fù)載開(kāi)關(guān)。

當(dāng)N溝道FET導(dǎo)通時(shí)，漏極電流I_D為正，從漏極流向源極(如圖1和圖2所示)。當(dāng)P溝道FET的柵極電壓(V_G)比其源極電壓(V_S)和漏極電壓(V_D)低出一個(gè)閾值(V_T)時(shí)，P溝道FET就會(huì)被完全轉(zhuǎn)換至導(dǎo)通狀態(tài)或者工作于其線性區(qū)：

圖2：具有額外V_BIAS輸入的N溝道FET高端負(fù)載開(kāi)關(guān)。

V_S－V_G＝V_SG＞V_T

V_D－V_T＞V_G

或者是， V_SG－V_T＞V_SD

其中，V_G為柵極電壓、V_S為源極電壓、V_D為漏極電壓、V_T為FET的閾值電壓、V_SG為源柵極壓降、V_SD為源漏極壓降，這里的所有參數(shù)也均為正的。

當(dāng)P溝道FET處于導(dǎo)通狀態(tài)時(shí)，漏極電流I_D為負(fù)，從源極流向漏極(圖3)。N溝道FET將電子用作“多數(shù)載流子”，與P溝道FET的“多數(shù)載流子”空穴相比，電子具有更高的移動(dòng)率。這意味著，在相同的物理密度下，N溝道FET比P溝道FET具有更高的跨導(dǎo)，從而使得在導(dǎo)通狀態(tài)期間產(chǎn)生較低的漏－源極阻抗(即R_DSON)。N溝道FET的R_DSON一般為相同尺寸的P溝道FET的R_DSON的1/3~1/2，漏極電流I_D也會(huì)高出相應(yīng)的倍數(shù)(未考慮連接線厚度和封裝等其它限制參數(shù))。這還表示，對(duì)于相同的R_DSON和I_D，N溝道FET一般需要較少的硅片，因此它的柵極電容和閾值電壓比P溝道FET要低。

圖3：P溝道FET高端負(fù)載開(kāi)關(guān)。

此外，由于當(dāng)開(kāi)關(guān)導(dǎo)通時(shí)N溝道FET的V_D比V_G低V_T，并且V_D一般與V_IN相連，因此有可能傳遞給負(fù)載的V_IN非常低。理論上講，N溝道FET開(kāi)關(guān)的V_IN可以低至接近GND，并且不高于V_G-V_T。另一方面，P溝道FET開(kāi)關(guān)傳遞給負(fù)載的V_IN(與V_S相連)總是高于V_G+V_T。但這并不表示在任何情況下選擇傳輸元件時(shí)N溝道FET都比P溝道FET好。

如上所述，N溝道FET的一個(gè)基本屬性是開(kāi)關(guān)導(dǎo)通時(shí)工作在線性區(qū)，V_G要比V_D高V_T。但是，由于V_D幾乎總是與V_IN(通常是開(kāi)關(guān)的最高電壓)相連，因此V_G必須從現(xiàn)有電壓(如外部使能信號(hào)EN)進(jìn)行由低向高的電平轉(zhuǎn)換，或者通過(guò)直流偏移進(jìn)行從低向高的偏置，直流偏移是單個(gè)新的高壓軌，通常被稱(chēng)為“V_BIAS”。

如果柵極電壓從使能信號(hào)進(jìn)行從低向高的電平轉(zhuǎn)換，通常需要一個(gè)電荷泵作為附加的內(nèi)部電路。電荷泵需要一個(gè)內(nèi)置的振蕩器，芯片上至少需要一個(gè)“快速”(flying)電容器，從而產(chǎn)生柵極電壓(通常是在導(dǎo)通過(guò)程中的多個(gè)使能信號(hào))。這當(dāng)然增加了設(shè)計(jì)復(fù)雜性和硅片大小，從而抵消了N溝道FET因R_DSON較低所帶來(lái)的硅片縮小的優(yōu)勢(shì)。當(dāng)負(fù)載電流相對(duì)較低(幾安培)時(shí)，電荷泵確實(shí)會(huì)增加硅片面積，并且增加的面積比R_DSON所能縮小的面積要大，這使得N溝道開(kāi)關(guān)解決方案的成本和設(shè)計(jì)復(fù)雜性要高于P溝道開(kāi)關(guān)方案。更多細(xì)節(jié)如圖1所示。

如果柵極電壓通過(guò)直流偏移V_BIAS進(jìn)行從低向高的偏置，就不再需要電荷泵，從而硅片面積的增加也不再是主要問(wèn)題。但是由于可能不具備額外的高壓軌(這是大多數(shù)電池供電的設(shè)置和器件都需要的)，因此這可能不是系統(tǒng)級(jí)的最佳解決方案(圖2)。

而在P溝道FET中，V_G通常低于V_S(與V_IN相連)。只要開(kāi)關(guān)導(dǎo)通時(shí)V_S保持在V_G±V_T的范圍，那么它將始終工作在線性區(qū)，并且不需要特定的內(nèi)部電路或外部電壓軌。這是通過(guò)采用柵極控制電路將使能信號(hào)的電平從高向低轉(zhuǎn)換至適當(dāng)?shù)腣_G電平來(lái)實(shí)現(xiàn)的。此方案不需要太多的電路或者額外的硅片面積(見(jiàn)圖3)。

N溝道高端負(fù)載開(kāi)關(guān)通常是要求極低R_DSON的高功率系統(tǒng)或者要求將接近GND的低V_IN傳遞給負(fù)載的低輸入電壓系統(tǒng)的理想選擇。另一方面，P溝道高端負(fù)載開(kāi)關(guān)在要求設(shè)計(jì)復(fù)雜度不高的低功率系統(tǒng)或者要求將高V_IN傳遞給負(fù)載的高輸入電壓系統(tǒng)中具有一定優(yōu)勢(shì)。

柵極控制

柵極控制電路或者電平轉(zhuǎn)換電路通過(guò)控制MOSFET的V_G來(lái)實(shí)現(xiàn)其導(dǎo)通或關(guān)斷。柵極控制電路的輸出由從輸入邏輯電路收到的輸入直接決定。

在導(dǎo)通期間，柵極控制電路的主要任務(wù)是對(duì)使能信號(hào)進(jìn)行電平轉(zhuǎn)換，以產(chǎn)生高(N溝道)或低(P溝道)V_G來(lái)完全導(dǎo)通開(kāi)關(guān)。同樣，在關(guān)斷期間，柵極控制電路產(chǎn)生低(N溝道)或高(P溝道)V_G來(lái)完全關(guān)斷開(kāi)關(guān)。

許多高端負(fù)載開(kāi)關(guān)都在柵極控制電路中采用“斜率控制”或“軟啟動(dòng)”功能。斜率控制功能可以在開(kāi)關(guān)導(dǎo)通時(shí)限制V_G的上升速度，從而逐步產(chǎn)生I_D。其目的是為了保護(hù)負(fù)載不受過(guò)多“電涌”的影響，電涌有可能導(dǎo)致栓鎖等故障。

負(fù)載有時(shí)不僅僅具有阻抗性，也會(huì)具有高容性。因此，當(dāng)開(kāi)關(guān)關(guān)斷時(shí)，聚集在容性負(fù)載上的電荷不會(huì)迅速放電，這會(huì)導(dǎo)致負(fù)載沒(méi)有完全關(guān)斷。為了避免這種情況，一些高端負(fù)載開(kāi)關(guān)加入了“活動(dòng)負(fù)載放電”功能，其目的是提供一個(gè)電流通路，在開(kāi)關(guān)關(guān)斷時(shí)使容性負(fù)載迅速放電。通常采用一個(gè)小型低端FET來(lái)實(shí)現(xiàn)該功能。圖4是該方法的示意圖，其中，底部N溝道FET的柵極與柵極控制內(nèi)核相連，漏極與負(fù)載相連，當(dāng)頂部的主開(kāi)關(guān)P溝道FET關(guān)斷時(shí)，底部的N溝道FET導(dǎo)通，以使容性負(fù)載放電。

圖4：MIC94060/1/2/3P溝道高端負(fù)載開(kāi)關(guān)產(chǎn)品結(jié)構(gòu)圖。

輸入邏輯

輸入邏輯電路的唯一功能是解釋使能信號(hào)，并將正確的邏輯電平傳遞給柵極控制電路，以便柵極控制電路能夠以輸入邏輯電平控制傳輸元件的導(dǎo)通和關(guān)斷。輸入邏輯電路只采用下拉電阻就可以實(shí)現(xiàn)。

在某些情況下，使能信號(hào)和柵極控制電路之間需要緩沖器。這是因?yàn)槭鼓苄盘?hào)無(wú)法為柵極控制電路提供足夠的驅(qū)動(dòng)電流來(lái)驅(qū)動(dòng)V_G，而緩沖器卻可以充當(dāng)額外驅(qū)動(dòng)電流的來(lái)源。

關(guān)鍵應(yīng)用參數(shù)

工程師在設(shè)計(jì)中采用高端負(fù)載開(kāi)關(guān)時(shí)需要考慮一些關(guān)鍵應(yīng)用參數(shù)。

第一個(gè)關(guān)鍵參數(shù)是I_D。這是在設(shè)計(jì)周期早期選擇的系統(tǒng)級(jí)參數(shù)。高端負(fù)載開(kāi)關(guān)的I_D由MOSFET物理特性(N溝道或P溝道)、MOSFET的尺寸、連接線的物理特性(長(zhǎng)度和厚度)以及封裝的熱性能等參數(shù)決定。通常，高I_D開(kāi)關(guān)為N溝道，采用熱增強(qiáng)型封裝，而低I_D開(kāi)關(guān)為P溝道，采用小型封裝。

第二個(gè)關(guān)鍵參數(shù)為R_DSON。當(dāng)選定I_D時(shí)，R_DSON越低就越好。這是因?yàn)檩^低的R_DSON可以提高總效率、降低V_IN和負(fù)載之間的壓降并減輕開(kāi)關(guān)的散熱壓力。

表1：N溝道FET開(kāi)關(guān)和P溝道FET開(kāi)關(guān)的比較。

如果I_D和R_DSON都已確定，設(shè)計(jì)人員通常會(huì)考慮開(kāi)關(guān)的以下四個(gè)關(guān)鍵參數(shù)：動(dòng)態(tài)響應(yīng)、關(guān)斷電源電流、關(guān)斷泄漏電流和封裝尺寸。

對(duì)于高端負(fù)載開(kāi)關(guān)，動(dòng)態(tài)響應(yīng)是指負(fù)載電壓隨著使能信號(hào)邏輯電平的變化從GND升至V_OUT(=V_IN-R_DSON×I_D)或者從V_OUT降至GND所用的時(shí)間。

當(dāng)使能信號(hào)在傳播延遲或?qū)ㄑ舆t時(shí)間(t_{ON_DLY})之后使能時(shí)(由柵極控制電路和輸入邏輯電路引起)，V_G將轉(zhuǎn)換至導(dǎo)通開(kāi)關(guān)所需的足夠高(或足夠低)的電平。此時(shí)，負(fù)載上的輸出電壓(N溝道FET開(kāi)關(guān)的輸出電壓為V_S，P溝道FET開(kāi)關(guān)的輸出電壓為V_D)開(kāi)始上升，電壓達(dá)到滿(mǎn)V_OUT所用的時(shí)間稱(chēng)為導(dǎo)通上升時(shí)間(t_{ON_RISE})。要求快速響應(yīng)的應(yīng)用需要t_{ON_DLY}和t_{ON_RISE}足夠短，而需要軟件啟動(dòng)來(lái)限制電涌的應(yīng)用則要求t_{ON_DLY}和t_{ON_RISE}相對(duì)較長(zhǎng)，這取決于系統(tǒng)要求。

同樣，當(dāng)使能信號(hào)在傳播延遲或關(guān)斷延遲時(shí)間(t_{ON_DLY})之后使能無(wú)效時(shí)，V_G將轉(zhuǎn)換至關(guān)斷開(kāi)關(guān)所需的足夠低(或足夠高)的電平。此時(shí)，負(fù)載上的輸出電壓從滿(mǎn)V_OUT開(kāi)始下降，電壓下降到GND所用的時(shí)間稱(chēng)為關(guān)斷下降時(shí)間(t_{OFF_FAIL})。通常要求t_{OFF_DLY}和t_{OFF_FAIL}足夠短，以便負(fù)載能夠迅速被關(guān)斷。如果負(fù)載具有較大的容性元件，活動(dòng)負(fù)載放電功能將有助于減小t_{OFF_FAIL}。

關(guān)斷電源電流和關(guān)斷泄漏電流也是需要考慮的重要參數(shù)，特別是在設(shè)計(jì)需要較長(zhǎng)的電池工作時(shí)間的電池供電設(shè)備時(shí)。關(guān)斷電源電流是內(nèi)部電路在開(kāi)關(guān)關(guān)斷時(shí)消耗的電流。關(guān)斷泄漏電流是開(kāi)關(guān)關(guān)斷時(shí)MOSFET傳遞給輸出的電流。關(guān)斷電源電流和關(guān)斷泄漏電流越低，系統(tǒng)總效率就越高。對(duì)于電池供電的應(yīng)用，這可以獲得更長(zhǎng)的電池工作時(shí)間。

對(duì)于封裝尺寸(管腳面積和外形輪廓)而言，很明顯是越小越好。特別是對(duì)于空間有限的低電流系統(tǒng)(電池供電的手持設(shè)備)中使用的P溝道開(kāi)關(guān)，情況更是如此。

Micrel半導(dǎo)體公司提供一套完整的P溝道FET高端負(fù)載開(kāi)關(guān)，目標(biāo)市場(chǎng)為電池供電的便攜式設(shè)備。最新成員MIC94060/1/2/3產(chǎn)品系列擁有業(yè)內(nèi)領(lǐng)先的關(guān)鍵參數(shù)，而這些參數(shù)都是設(shè)計(jì)師們最關(guān)心的。

表2：MIC94060/1/2/3與其它產(chǎn)品的比較。

從表2可看出，MIC94060/1/2/3可在2A電流等級(jí)提供75m?的最佳R_DSON。此外，它還具有市場(chǎng)上最低的關(guān)斷電源電流和關(guān)斷泄漏電流，具有導(dǎo)通和關(guān)斷狀態(tài)下出色的動(dòng)態(tài)響應(yīng)以及1.2×1.6mm的最小MLF封裝。因此，在文章開(kāi)頭提到的那些電池供電的便攜式設(shè)備中，MIC94060/1/2/3已經(jīng)確立了其性能領(lǐng)先的地位。

作者：Qi Deng

混合信號(hào)產(chǎn)品高級(jí)產(chǎn)品營(yíng)銷(xiāo)經(jīng)理

Micrel半導(dǎo)體公司