反激變換器副邊同步整流控制器STSR3應(yīng)用電路詳解
摘要：為大幅度提高小功率反激開(kāi)關(guān)電源的整機(jī)效率，可選用副邊同步整流技術(shù)取代原肖特基二極管整流器。它是提高低壓直流輸出開(kāi)關(guān)穩(wěn)壓電源性能的最有效方法之一。
關(guān)鍵詞：反激變換器；副邊同步整流控制器STSR3；高效率變換器
2.7 預(yù)置時(shí)間（tant）防止原邊和副邊共態(tài)導(dǎo)通
實(shí)現(xiàn)同步整流的一個(gè)主要難題，是確?？刂艻C送出的驅(qū)動(dòng)信號(hào)正確無(wú)誤，以防止在副邊的同步整流器與原邊開(kāi)關(guān)管之間出現(xiàn)交叉的“共態(tài)導(dǎo)通”。其示意圖可見(jiàn)圖16中波形。當(dāng)原邊MOSFET導(dǎo)通時(shí)，圖16中電壓Vs傾向于負(fù)極性。如果副邊同步MOSFET關(guān)斷時(shí)帶有一些延遲，那么在原邊和副邊之間就會(huì)出現(xiàn)一個(gè)短路環(huán)節(jié)。為了避免這種不希望的情況發(fā)生，在原邊MOSFET導(dǎo)通之前，同步MOSFET必須是截止的，這表明有必要設(shè)置一定量的“預(yù)置”時(shí)間tant。
圖16 在副邊出現(xiàn)的短路示意圖
圖17給出了詳細(xì)展開(kāi)的正常工作情況時(shí)，CK時(shí)鐘信號(hào)與OUTGATE輸出驅(qū)動(dòng)信號(hào)之間的定時(shí)關(guān)系圖。芯片內(nèi)部的定時(shí)tant提供了所需要的預(yù)置時(shí)間，從而避免了共態(tài)導(dǎo)通的出現(xiàn)。按表1的供電條件使用腳SETANT，tant有三種不同的選擇值。在腳SETANT外接電阻分壓器供電，可得到表1中所需的該腳電壓值和預(yù)置時(shí)間。
圖17 STSR3給出的定時(shí)信號(hào)
表1 預(yù)置時(shí)間條件與數(shù)值表
| 工作條件 | 數(shù)值 |
|---|---|
| 0<SETANT<(１/３)Vcc | 175ns |
| (１/３)Vcc<SETANT<(2/3)Vcc | 150ns |
| (2/3)Vcc<SETANT<Vcc | 225ns |
芯片內(nèi)的數(shù)字控制單元產(chǎn)生這些預(yù)置時(shí)間，是通過(guò)計(jì)算在開(kāi)關(guān)周期之中包含的高頻脈沖數(shù)目來(lái)完成的。由于該系統(tǒng)具有數(shù)字性能，在計(jì)數(shù)過(guò)程中會(huì)丟失一些數(shù)位，從而導(dǎo)致輸出驅(qū)動(dòng)信號(hào)中發(fā)生跳動(dòng)。表1中的預(yù)置時(shí)間值是一個(gè)平均值，考慮了這種跳動(dòng)因素。圖18給出了OUTGATE關(guān)斷期間的跳動(dòng)波形。
圖18 OUTGATE關(guān)斷時(shí)的跳動(dòng)波形
2.8 空載與輕載工作狀態(tài)
當(dāng)占空比<14％時(shí)，STSR3的內(nèi)部特性能使OUTGATE關(guān)閉，并且切斷芯片內(nèi)部大多數(shù)電路供電，從而減小器件的功耗。在這種條件下，變換器的低輸出電流，是由同步MOSFET的體二極管來(lái)完成的。當(dāng)占空比>18％時(shí)，IC再次起動(dòng)，所以具有4％的滯后量。當(dāng)原邊的PWM控制器在極輕輸出負(fù)載下發(fā)生突發(fā)狀態(tài)時(shí)，這種特性仍能維持STSR3系統(tǒng)正確工作。
輸出驅(qū)動(dòng)器具有承受大電流的能力，源極峰值達(dá)2A，加散熱器后可達(dá)3A。因此同步MOSFET開(kāi)關(guān)極快，允許并聯(lián)幾只MOSFET以減小導(dǎo)通損耗。在供電期間的高電平是Vcc，所以芯片只驅(qū)動(dòng)具有邏輯電平柵極門(mén)限的MOSFET。
2.9 瞬態(tài)特征及實(shí)測(cè)波形
在負(fù)載發(fā)生大變化時(shí)，占空比可在幾個(gè)開(kāi)關(guān)周期里從低值極快地變?yōu)楦咧?，反之亦然。但OUTGATE給出的預(yù)置時(shí)間，是根據(jù)計(jì)算開(kāi)關(guān)周期（頻率），而非依據(jù)占空比。即使在占空比快速變化時(shí)，它也能正確地提供預(yù)置時(shí)間，從而始終為同步MOSFET提供正確的驅(qū)動(dòng)。圖19給出了占空比在一個(gè)周期里從50％變成80％，隨即又返回50％時(shí)的測(cè)量波形。圖20給出了OUTGATE正確提供的預(yù)置時(shí)間，從圖中看到是131ns。
圖19 占空比極快變化波形圖之一 占空比快變50％?80％
圖20占空比極快變化波形圖之二 OUTGATE提供了正確的預(yù)置時(shí)間131ns
2.10 同步整流控制器STSR3的典型應(yīng)用電路圖
圖21給出了STSR3的典型應(yīng)用電路板測(cè)試圖。該電路可替代反激變換器中的整流二極管，用外部時(shí)鐘檢測(cè)器進(jìn)行同步，可用于各種類(lèi)型的反激變換器，例如AC/DC或者DC/DC。圖中的一些電路不是必需的，例如，當(dāng)原邊開(kāi)關(guān)截止時(shí)如果沒(méi)有振鈴出現(xiàn)，那么R24，D15，R25和C11就可以刪掉。用TO-220塑殼封裝的同步MOSFET可裝配在電路板上。ST公司提供的適合作同步整流的MOSFET產(chǎn)品型號(hào)、規(guī)格列在表2中。
圖21 同步整流控制器STSR3典型應(yīng)用試驗(yàn)電路板 [!--empirenews.page--]
表2 ST公司提供的專(zhuān)用于同步整流器超低導(dǎo)通電阻的MOSFET新品規(guī)格
| P/N | VDss/V | RDS(on)@5V/mΩ | ID(cont)/A |
|---|---|---|---|
| STP100NF03L－03 | 30 | 4.5 | 100 |
| STP80NF03L－04 | 30 | 5 | 80 |
| STP90NF03L | 30 | 12 | 90 |
| STP85NF3LL | 30 | 9 | 85 |
| STP70NF3LL | 30 | 12 | 70 |
| STP100NF04L | 40 | 5 | 100 |
| STP80NF55L－06 | 55 | 8 | 80 |
| STP60NF06L | 60 | 16 | 60 |
| STP80NF75L | 75 | 13 | 80 |
| STP40NF10L | 100 | 36 | 40 |
該電路板，能在反激式變換器中，很容易地將二極管整流改變?yōu)镸OSFET同步整流。表3詳細(xì)地列出了電路板上選擇每個(gè)元器件時(shí)的注意事項(xiàng)。
2.11 主芯片STSR3印刷電路板的設(shè)計(jì)布局
任何一種高頻開(kāi)關(guān)電源，都需要一個(gè)良好的PCB設(shè)計(jì)布局，以實(shí)現(xiàn)整機(jī)系統(tǒng)性能的最高指標(biāo)，并解決干擾的輻射傳導(dǎo)問(wèn)題。電路板上元器件的排放位置、引腳走線(xiàn)和寬度等，都是主要的課題。本文將給出一些基本的規(guī)則，使PCB設(shè)計(jì)者能制作出良好的STSR3電路板布局。
在PCB上畫(huà)線(xiàn)時(shí)，所有電流的走線(xiàn)都應(yīng)盡量縮短和加粗，使走線(xiàn)電阻和寄生電感為最小值，以增進(jìn)系統(tǒng)的效率和降低干擾的輻射傳導(dǎo)。電流返回的路徑安排是另一個(gè)有決定意義的課題。信號(hào)的地線(xiàn)SGLGND與功率地線(xiàn)PWRGND應(yīng)分別布線(xiàn)，并且都接芯片的信號(hào)地線(xiàn)腳。印刷電路板各元器件布局如圖22所示。
圖22 STSR3印刷電路板各元器件布局（注：為了便于看清楚，該板的實(shí)際面積被放大了）
由于腳INHIBIT接芯片內(nèi)部－25mV比較器，它對(duì)布線(xiàn)較敏感，所以要使板上接INHIBIT的連線(xiàn)盡可能縮短。作為經(jīng)驗(yàn)，信號(hào)電流的走線(xiàn)應(yīng)遠(yuǎn)離脈沖電流或快速開(kāi)關(guān)電壓的走線(xiàn)，以避免在它們之間出現(xiàn)耦合效應(yīng)。
圖23給出了從元器件焊接的正面（即頂部端）看到的印制板銅箔（按1：1面積尺寸）的繪線(xiàn)布局；圖24則給出了印制板背面（即底部端）銅箔繪線(xiàn)，有十幾個(gè)園形穿孔點(diǎn)。
圖23 印制板正面銅箔走向布局
圖24 印制板背面銅箔布局
表3 選用同步整流STSR3典型應(yīng)用電路板各單元器件注意事項(xiàng)
| （1）供電單元 |
|---|
| C5，C6 100nF、瓷介，Vcc旁路電容器 |
| U1標(biāo)準(zhǔn)電壓調(diào)節(jié)器，供5V電源（SOT89）若板上已有5V，則去掉U1，閉合跨接線(xiàn) |
| C27 8L05的輸入電容器(330nF)，瓷介 |
| C37 8L05輸出電容器(150nF)，瓷介 |
| D10 當(dāng)電壓高于5.6V時(shí)保護(hù)Vcc |
| JP1 若電路板上已可得到5V，則閉合該跳線(xiàn) |
| （2）同步單元 |
| D2 當(dāng)電壓高于Vcc時(shí)保護(hù)腳CK（如果使用U3，則不需要它） |
| D14 阻斷來(lái)自同步整流器漏極的高壓 |
| R20 拉住電阻器（3.3kΩ） |
| R21 加速電阻器（10kΩ） |
| R22 低通濾波器電阻（10kΩ） |
| R23 腳CK串聯(lián)電阻器（1kΩ） |
| C9 加速電容器（22pF） |
| C10 低通濾波器電容（10pF） |
| U3 非反向緩沖器ST74V1T70 |
| （3）禁止電路 |
| R26 當(dāng)同步整流漏極電壓高于Vcc時(shí)限制去二極管D16的電流 |
| D16 當(dāng)電壓高于Vcc時(shí)保護(hù)腳INHIBIT。若流入該腳電流小于10mA，則不必要 |
| D7 在負(fù)極性電壓時(shí)保護(hù)腳INHIBIT。 |
| D15 阻止C11放電 |
| R24 消隱電路綜合電阻器 |
| R25 消隱定時(shí)電阻器 |
| C11 消隱定時(shí)電容器 |
| （4）預(yù)置電路 |
| R7，R13=10kΩ×2設(shè)置預(yù)置時(shí)間的電壓電平 |
| JP6，JP5，JP4 分別設(shè)置最大、中間、最小預(yù)置時(shí)間 |
| （5）功率級(jí)電路 |
| M1 同步MOSFET（TO220封裝） |
| R4 柵極拉下電阻器 |
| R19 柵極串聯(lián)電阻器（典型值0Ω） |
| C8 柵極電容器，避免SRMOS管出現(xiàn)dv/dt導(dǎo)通（在普通應(yīng)用中不必要） |
| D13 加速截止SR－MOS（若用R19時(shí)） |
| C1，R1 小型緩沖器可減小同步MOSFET的截止尖峰 |
| D1 肖特基整流管并聯(lián)在同步MOSFET漏—源極之間，在柵極驅(qū)動(dòng)有延遲時(shí)間情況下，它可以在電壓下降時(shí)提高變換器的效率。 |
[!--empirenews.page--]
2.12 怎樣用STSR3控制板便捷替換原二極管
圖25給出了用簡(jiǎn)便方法，在原有反激變換器上，去掉已安裝的副邊整流二極管，換上同步整流STSR3控制板的示意圖。如果原Vout等于或大于5V，就把新板上的Vs電壓線(xiàn)接到Vout；若它低于5V，仍把Vs接到MOS漏極。
圖25 用簡(jiǎn)便方法替換原反激變換器副邊二極管示意圖
3 結(jié)語(yǔ)
專(zhuān)用于控制同步整流的新器件已問(wèn)世，它能提高AC/DC或DC/DC反激式變換器的效率。STSR3對(duì)于原邊PWM控制器是完全透明的，它工作在副邊。該器件能工作在任何拓?fù)浣Y(jié)構(gòu)，為同步MOSFET開(kāi)關(guān)管提供正確的驅(qū)動(dòng)信號(hào)。以上介紹的控制板在任意現(xiàn)存的反激變換器上，均能以簡(jiǎn)單有效的方法實(shí)現(xiàn)同步整流。
下載文檔
