引言
    在實(shí)際項(xiàng)目大批量生產(chǎn)調(diào)試設(shè)備時(shí)，筆者發(fā)現(xiàn)同樣版本的程序在不同設(shè)備上運(yùn)行時(shí)效果不一致，一部分設(shè)備串口通信正常，另外一部分串口通信不正常。通過(guò)示波器對(duì)多個(gè)設(shè)備的串口波特率及系統(tǒng)時(shí)鐘頻率測(cè)試，發(fā)現(xiàn)不同設(shè)備之間的系統(tǒng)時(shí)鐘頻率及波特率存在差異，與理論值不一致，用示波器測(cè)試出的系統(tǒng)時(shí)鐘頻率及波特率與理論值偏差較大。由于系統(tǒng)時(shí)鐘頻率的偏差導(dǎo)致波特率設(shè)置值超過(guò)了串口所允許的最大誤差值，故而導(dǎo)致串口通信失敗。其根本原因是系統(tǒng)的時(shí)鐘頻率會(huì)隨環(huán)境溫度、電壓或其他因素變化。

1 原因分析
    在異步通信中，波特率是很重要的指標(biāo)，表示為每秒傳送二進(jìn)制數(shù)碼的位數(shù)，反映了異步串行通信的速度。MSP430的波特率發(fā)生器使用一個(gè)分頻計(jì)數(shù)器和一個(gè)調(diào)整器來(lái)構(gòu)成分頻因子，此方法能夠用較低時(shí)鐘頻率實(shí)現(xiàn)高速通信，從而在系統(tǒng)低功耗的情況下，實(shí)現(xiàn)高性能的串行通信。MSP430波特率發(fā)生器的時(shí)鐘源可以為通用時(shí)鐘(Universal Clock，UCLK)、輔助時(shí)鐘(Auxiliary Clock，ACLK)，子系統(tǒng)時(shí)鐘Subsystem Master Clock，SMCLK)。其中，ACLK通常為32 768 Hz，穩(wěn)定但無(wú)法滿(mǎn)足高速串口通信；SMCLK為可配置的系統(tǒng)頻率，可滿(mǎn)足高速串口通信，但不穩(wěn)定。SMCLK是由數(shù)字控制振蕩器(Digitallycontrolled Oscillator，DCO)的調(diào)節(jié)器模塊混合兩個(gè)頻率Fdco和Fdco+，用以產(chǎn)生介于Fdco和Fdco+1之間的頻率。從本質(zhì)上來(lái)說(shuō)，這種調(diào)制將時(shí)鐘能量擴(kuò)散到一個(gè)寬帶中，減少了電磁干擾(EMI)。但這樣得到的平均頻率的調(diào)制時(shí)鐘，其負(fù)面影響的表現(xiàn)形式就是頻率的抖動(dòng)。
    DCO頻率會(huì)隨著溫度和電壓的變化而有所波動(dòng)，在fDCO=1 MHz時(shí)，飄移頻率隨漂移溫度變化的比例為0．1％／℃，飄移頻率隨漂移電壓變化的比例為1．9％／V。因此使用SMCLK作為串口時(shí)鐘源時(shí)，用理論頻率計(jì)算的分頻因子和實(shí)際頻率分頻因子有差異，導(dǎo)致串口無(wú)法通信。

2 解決方案
2．1 方案1——自動(dòng)波特率檢測(cè)模式
    MSP430串口通信支持自動(dòng)波特率檢測(cè)，在這種通信模式下，在數(shù)據(jù)幀前面會(huì)有一個(gè)包含打斷／同步域的同步序列，如圖1所示。為了LIN的一致性，該模式下字符格式應(yīng)為8個(gè)數(shù)據(jù)位，低位優(yōu)先，沒(méi)有奇偶校驗(yàn)位和停止位，且地址位不可用。在接收打斷／同步域時(shí)，串口是不能發(fā)送數(shù)據(jù)的，如果在幀錯(cuò)誤下接收到一個(gè)0H字節(jié)，那么此時(shí)發(fā)送的任何數(shù)據(jù)都會(huì)遭到破壞。由此可見(jiàn)其通信過(guò)程較復(fù)雜，使用不便。

2．2 方案2——外接高頻晶振
    MSP430可外接穩(wěn)定的高速晶振，但該系列芯片設(shè)計(jì)為超低功耗的單片機(jī)，如外接高頻晶振，與該系列低功耗設(shè)計(jì)理念相違背。即MCU進(jìn)入低功耗模式(Low-Power Mode，LPM)下晶振并不進(jìn)入低功耗模式，且會(huì)一直耗電，因此會(huì)增加系統(tǒng)的耗電量，減少續(xù)航時(shí)間。
2．3 方案3——根據(jù)時(shí)鐘源自動(dòng)計(jì)算波特率
    可使用內(nèi)部低頻晶振，通常為32 768 Hz。經(jīng)過(guò)DCO調(diào)節(jié)器，產(chǎn)生較高的可供串口高速通信的頻率FSMCLK。該頻率是由DCO調(diào)節(jié)器模塊在32個(gè)DCO時(shí)鐘周期內(nèi)混合Fdco和Fdco+1產(chǎn)生的介于Fdco和Fdco+1之間的頻率，該調(diào)節(jié)模式從本質(zhì)上減小了電磁干擾。并且FSMCLK會(huì)在MCU進(jìn)入LPM模式后自動(dòng)關(guān)閉以節(jié)電，直至MCU退出低功耗模式。得到高頻時(shí)鐘后，可通過(guò)兩個(gè)定時(shí)器精準(zhǔn)計(jì)算出FSMCLK，并根據(jù)該值設(shè)置波特率，此方法可消除器件差異性，以保證單片機(jī)串口在不同溫度和電壓下正常工作。該方案簡(jiǎn)單、易實(shí)現(xiàn)、抗電磁干擾強(qiáng)、省電效果好，并且從一定程度上消除了系統(tǒng)頻率隨溫度、電壓變化所帶來(lái)的影響。該方案優(yōu)于方案1和方案2；其實(shí)現(xiàn)流程如圖2所示。

3 系統(tǒng)工作頻率計(jì)算
    對(duì)于定時(shí)器A0，其時(shí)鐘源頻率為F0，使定時(shí)器A0工作在計(jì)數(shù)器模式下并設(shè)置每計(jì)數(shù)T0次產(chǎn)生一次中斷，即每中斷一次的時(shí)間t0為：
   
    對(duì)于定時(shí)器A1，其時(shí)鐘源頻率為F1，使定時(shí)器A1工作在計(jì)數(shù)器模式下并設(shè)置每計(jì)數(shù)T1次產(chǎn)生一次中斷，即每中斷一次的時(shí)問(wèn)t1為：
   


4 波特率設(shè)置
    對(duì)于給定串口時(shí)鐘源BRCLK，分頻因子N滿(mǎn)足：
    N=BRCLK／Baudrate
    分頻因子N常常不是整數(shù)，因此，至少需要一個(gè)分頻計(jì)數(shù)器和一個(gè)調(diào)整器來(lái)產(chǎn)生一個(gè)近似于分頻因子N的數(shù)。
    在低頻模式下，整數(shù)部分分頻因子滿(mǎn)足：
    UCBRx=INT(N)
    且分?jǐn)?shù)部分滿(mǎn)足下列公式：
    UCBRSx=round[(N-INT(N))×8]
    設(shè)置波特率程序如下：
    division_factor=f_smclk／(Baudrate*1．0)；
    UCA0BR0=(int)division_factor；
    UCA0BR1=((int)division_factor)>>8；
    UCA0MCTL|=(int)((division_factor_(int)division_factor)*8)；

5 方案驗(yàn)證
    如方案3所述，先測(cè)出串口時(shí)鐘源的當(dāng)前頻率，再根據(jù)該頻率設(shè)置波特率寄存器及調(diào)整器的值。將修改后的程序下載到串口能通信和串口不能通信的多個(gè)設(shè)備進(jìn)行驗(yàn)證。通過(guò)示波器測(cè)試發(fā)現(xiàn)，被測(cè)設(shè)備的時(shí)鐘頻率存在差異，各設(shè)備之間的頻率不一定相同，同時(shí)發(fā)現(xiàn)串口的實(shí)際波特率與理論波特率一致，其表現(xiàn)形式為串口能正常通信。至此，方案3通過(guò)驗(yàn)證，該方案可有效避免因串口時(shí)鐘源時(shí)鐘偏移導(dǎo)致不能通信的問(wèn)題。

結(jié)語(yǔ)
    實(shí)踐證明，計(jì)算出內(nèi)部時(shí)鐘經(jīng)過(guò)倍頻后的高頻時(shí)鐘，再根據(jù)該時(shí)鐘頻率設(shè)置串口波特率的方法可行。該方法從純軟件的角度有效地解決了單片機(jī)內(nèi)部時(shí)鐘頻率不穩(wěn)定，單片機(jī)因環(huán)境溫度、氣壓、電磁等導(dǎo)致系統(tǒng)時(shí)鐘頻率偏差，以及單片機(jī)器件之間的差異性等因素導(dǎo)致串口通信失敗的問(wèn)題。