模擬音頻芯片在數(shù)據(jù)采集過程二次通訊中的應(yīng)用
本文采用TLC320AD50C和TMS320C30的接口電路完成數(shù)據(jù)的采集和TLC320AD50C寄存器的讀寫 過程。TMS320C30和TLC320AD50C的接口電路如圖1。
芯片連接的主要引腳有復(fù)位信號(hào)RESET；同步信號(hào)：AD50C上FS，F(xiàn)SD(延遲幀信號(hào))，TMS320C30上FSX(幀發(fā)送信號(hào))，F(xiàn)SR(幀接收信號(hào))；數(shù)據(jù)讀寫信號(hào)：DIN，DOUT，DX，DR；時(shí)鐘信號(hào)：SCLK，MCLK，CLKX；二次通信請(qǐng)求：AD50C上FC，C30上XF。在時(shí)鐘信號(hào)作用下，C30的幀信號(hào)(FSX，F(xiàn)SR)及數(shù)據(jù)的傳輸(DR，DX)時(shí)序圖如圖2。片外復(fù)位電路提供上電復(fù)位，晶振電路可提供10MHz以上的主時(shí)鐘頻率，數(shù)據(jù)采樣頻率和其他時(shí)鐘信號(hào)均由此頻率分配。C30與AD50C之間有兩種通信格式，即主串行通信格式和二次串行通信格式。前者用來接收和發(fā)送轉(zhuǎn)換信號(hào)，后者在有請(qǐng)求的時(shí)候才進(jìn)行二次通信。在主串行通信格式時(shí)，有兩種數(shù)據(jù)傳送模式：16位和15+1位，可通過控制寄存器設(shè)定，省卻情況下為15+1位。采用15+1位傳送模式，其最低位D0為非數(shù)據(jù)位，輸入DAC數(shù)據(jù)的D0位為二次通信請(qǐng)求位，輸出ADC數(shù)據(jù)的D0位為M/S腳的狀態(tài)位?！ ?nbsp;
二次通信只有在發(fā)出請(qǐng)求時(shí)產(chǎn)生，當(dāng)首次通信采用15+1位模式時(shí)，可以用D0進(jìn)行二次通信請(qǐng)求，當(dāng)首次通信采用16位模式時(shí)，則必須由FC腳輸入信號(hào)來產(chǎn)生二次通信請(qǐng)求。二次通信數(shù)據(jù)格式如圖2中所示，其中D7～D0為控制寄存器數(shù)據(jù)，D12～D8為控制寄存器地址，D13=1為讀控制寄存器數(shù)據(jù)，D13=0對(duì)控制寄存器寫數(shù)據(jù)。通過二次通信，可實(shí)現(xiàn)TLC320AD50C初始化和修改TLC320AD50C內(nèi)部控制寄存器。
三、數(shù)據(jù)采集電路及通訊軟件實(shí)現(xiàn)
主AD50C的FSD接到從片的FS端，見圖3。
具體通信過程如下：AD50C數(shù)據(jù)輸入輸出與C30數(shù)據(jù)接收管腳相連，AD50C發(fā)出的幀頻信號(hào)通過FS腳與C30達(dá)到同步，F(xiàn)SD為同步延時(shí)信號(hào)，主要用來擴(kuò)展主從器件，AD50C上M/S可控制AD50C的主從方式。C30中時(shí)鐘和同步信號(hào)腳可用軟件設(shè)置成外部輸入，這樣數(shù)據(jù)發(fā)送/接收，幀同步，時(shí)鐘信號(hào)均由AD50C產(chǎn)生，主時(shí)鐘(MCLK)信號(hào)由晶振提供，F(xiàn)C、XF端作為二次通訊請(qǐng)求，假設(shè)數(shù)據(jù)傳輸格式為16位，則FC高電平時(shí)發(fā)出二次通訊請(qǐng)求。
程序的流程圖見圖4
四、結(jié)束語
本文就兩種典型的芯片連接進(jìn)行了介紹，從而很好地實(shí)現(xiàn)了數(shù)據(jù)的采集過程中寄存器的數(shù)據(jù)讀寫，在實(shí)際中也得到了很好的應(yīng)用。
下載文檔
廠商專欄
熱門文章
- 稚暉君機(jī)器人公司否認(rèn)借殼上市 回應(yīng)：只是收購了一家上市公司
- 尊湃芯片竊密案宣判：創(chuàng)始人獲刑6年，華為勝訴！
- 突發(fā)！美國(guó)科技巨頭上海AI研究院解散
- 深入解讀MOS管
- 美國(guó)服“軟”！解除EDA出口限制，芯片設(shè)計(jì)不再卡脖子
- 深度解析阻抗匹配網(wǎng)絡(luò)——L型、pi型與T型
- 小華四開關(guān)BUCK-BOOST參考設(shè)計(jì)助力雙向DC/DC電源開發(fā)
- 阿里最新17位合伙人名單出爐：9人退出 無新增
- CAN總線的工作原理是什么？CAN總線和LIN總線有什么區(qū)別？
- 您的低電流測(cè)量精度如何？
