極低功耗無(wú)線收發(fā)集成芯片CC1000
掃描二維碼
隨時(shí)隨地手機(jī)看文章
關(guān)鍵詞：無(wú)線收發(fā) 可編程 跳頻 CC1000
引 言
CC1000是根據(jù)Chipcon公司的SmartRF技術(shù)，在0.35μm CMOS 工藝下制造的一種理想的超高頻單片收發(fā)通信芯片。它的工作頻帶在315、868及915MHz，但CC1000很容易通過(guò)編程使其工作在300～1000MHz范圍內(nèi)。它具有低電壓（2.3～3.6V），極低的功耗，可編程輸出功率（-20～10dBm），高靈敏度（一般-109dBm），小尺寸（TSSOP-28封裝），集成了位同步器等特點(diǎn)。其FSK數(shù)傳可達(dá)72.8Kbps，具有250Hz步長(zhǎng)可編程頻率能力，適用于跳頻協(xié)議；主要工作參數(shù)能通過(guò)串行總線接口編程改變，使用非常靈活。
圖1 CC1000的簡(jiǎn)化模塊圖
1 電路結(jié)構(gòu)
圖1所示為CC1000的簡(jiǎn)化模塊圖。在接收模式下，CC1000可看成是一個(gè)傳統(tǒng)的超外差接收器。射頻（RF）輸入信號(hào)經(jīng)低噪聲放大器（LNA）放大后翻轉(zhuǎn)進(jìn)入混頻器，通過(guò)混頻器混頻產(chǎn)生中頻（IF）信號(hào)。在中頻處理階段，該信號(hào)在送入解調(diào)器之前被放大和濾波?？蛇x的RSSI信號(hào)和IF信號(hào)也可通過(guò)混頻產(chǎn)生于引腳RSSI/IF。解調(diào)后，CC1000從引腳DIO輸出解調(diào)數(shù)字信號(hào)，解調(diào)信號(hào)的同步性由芯片上的PCLK提供的時(shí)鐘信號(hào)完成。
在發(fā)送模式下，壓控振蕩器（VCO）輸出的信號(hào)直接送入功率放大器（PA）。射頻輸出是通過(guò)加在DIO腳上的數(shù)據(jù)進(jìn)行控制的，稱為移頻鍵控（FSK）。這種內(nèi)部T/R切換電路使天線的連接和匹配設(shè)計(jì)更容易。
頻率合成器產(chǎn)生的本振信號(hào)，在接收狀態(tài)下送入功放。頻率合成器是由晶振（XOSC）、鑒相器（PD）、充電脈沖、VCO以及分頻器（/R和/N）構(gòu)成，外接的晶體必須與XOSC引腳相連，只有外圍電感需要與VCO相連。
圖2 CC1000的典型應(yīng)用電路圖
2 應(yīng)用電路
CC1000工作時(shí)外圍元件很少，典型的應(yīng)用電路如圖2所示。當(dāng)配置CC1000不同的發(fā)射頻率時(shí),外圍元器件參數(shù)也不同,具體參數(shù)請(qǐng)見(jiàn)參考文獻(xiàn)[1]。
3 三線串行數(shù)據(jù)口
CC1000 可通過(guò)簡(jiǎn)單的三線串行接口(PDATA、 PCLK 和PALE) 進(jìn)行編程，有36個(gè)8位配置寄存器，每個(gè)由7位地址尋址。一個(gè)完整的CC1000配置，要求發(fā)送29個(gè)數(shù)據(jù)幀，每個(gè)16位（7個(gè)地址位，1個(gè)讀/寫位和8個(gè)數(shù)據(jù)位）。PCLK 頻率決定了完全配置所需的時(shí)間。在10MHz的PCLK頻率工作下，完成整個(gè)配置所需時(shí)間少于60μs。在低電位模式設(shè)置時(shí)，僅需發(fā)射一個(gè)幀，所需時(shí)間少于2μs。所有寄存器都可讀。在每次寫循環(huán)中，16位字節(jié)送入PDATA通道，每個(gè)數(shù)據(jù)幀中7個(gè)最重要的位（A6：0）是地址位，A6是MSB（最高位），首先被發(fā)送。下一個(gè)發(fā)送的位是讀/寫位（高電平寫，低電平讀），在傳輸?shù)刂泛妥x/寫位期間，PALE （編程地址鎖存使能）必須保持低電平，接著傳輸8 個(gè)數(shù)據(jù)位（D7： 0），如圖3所示。表1是對(duì)各參數(shù)的說(shuō)明。PDATA 在PCLK 下降沿有效。當(dāng)8位數(shù)據(jù)位中的最后一個(gè)字節(jié)位D0 裝入后，整個(gè)數(shù)據(jù)字才被裝入內(nèi)部配置寄存器中。經(jīng)過(guò)低電位狀態(tài)下編程的配置信息才會(huì)有效，但是不能關(guān)閉電源。
表1 串行接口時(shí)序說(shuō)明
| 參 數(shù) 名 稱 | 符號(hào)/單位 | 最小值 | 說(shuō) 明 |
| PCLK頻率 | fCLOCK/MHz | - | - |
| PCLK低電平持續(xù)時(shí)間 | tCL,min/ns | 50 | PCLK保持低電平的最短時(shí)間 |
| PCLK高電平持續(xù)時(shí)間 | tCH,min/ns | 50 | PCLK保持高電平的最短時(shí)間 |
| PALE啟動(dòng)時(shí)間 | tSA/ns | 10 | PCLK轉(zhuǎn)到下降沿前，PALE保持低電平的最短時(shí)間 |
| PALE持續(xù)時(shí)間 | tHA/ns | 10 | PCLK轉(zhuǎn)到上升沿后，PALE保持低電平的最短時(shí)間 |
| PDATA啟動(dòng)時(shí)間 | tSD/ns | 10 | PCLK轉(zhuǎn)到下降沿前，PALE上數(shù)據(jù)準(zhǔn)備好的最短時(shí)間 |
| PDATA持續(xù)時(shí)間 | tHD/ns | 10 | PCLK轉(zhuǎn)到下降沿后，PALE上數(shù)據(jù)準(zhǔn)備好的最短時(shí)間 |
| 上升時(shí)間 | trise/ns | - | PCLK和PALE上升時(shí)間的最大值 |
| 下降時(shí)間 | tfall/ns | - | PCLK和PALE下降時(shí)間的最大值 |
微控制器通過(guò)相同的接口也能讀出配置寄存器。首先，發(fā)送7位地址位，然后讀/寫位設(shè)為低電平，用來(lái)初始化讀回的數(shù)據(jù)。接著，CC1000從尋址寄存器中返回?cái)?shù)據(jù)。此時(shí)，PDATA 用作輸出口，在讀回?cái)?shù)據(jù)期間（D7：0），微控制器必須把它設(shè)成三態(tài)，或者在引腳開(kāi)路時(shí)設(shè)為高電平。讀操作的時(shí)序如圖4所示。
圖3 CC1000寫操作的編程時(shí)序圖 圖4 CC1000讀操作的編程時(shí)序圖
4 與微控制器連接
微控制器使用3個(gè)輸出引腳用于接口（PDATA、PCLK、PALE），與PDATA相連的引腳必須是雙向引腳，用于發(fā)送和接收數(shù)據(jù)。提供數(shù)據(jù)計(jì)時(shí)的DCLK 應(yīng)與微控制器輸入端相連，其余引腳用來(lái)監(jiān)視LOCK 信號(hào)（在引腳CHP_OUT）。當(dāng)PLL 鎖定時(shí)，該信號(hào)為邏輯高電平。圖5為P87LPC762單片機(jī)與CC1000接口示意圖。
P87LPC762單片機(jī)寫CC1000內(nèi)部寄存器的程序如下：
write_com(uchar addr,uchar com_data)//寫內(nèi)部寄存器子程序
{ char i;
addr<<=1;
pale=0; //允許地址鎖存
for(i=0;i<7;i++) { //送地址
addr<<=1;
p_data=CY;
pclk=0; //上升沿
pclk=1;
}
p_data=1; //寫操作
pclk=0;
pclk=1;
pale=1; //禁止地址鎖存
for(i=0;i<8;i++){
com_data<<=1;
p_data=CY;
pclk=0;
pclk=1;
}
}
結(jié) 語(yǔ)
當(dāng)調(diào)制數(shù)據(jù)時(shí)，CC1000能被設(shè)置成三種不同的數(shù)據(jù)形式，分別為同步NRZ模式、同步曼徹斯特碼模式、異步傳輸（UART）模式。為了滿足電池供電情況下嚴(yán)格的電源損耗要求，CC1000 提供了十分方便的電源管理方法。通過(guò)MAIN 寄存器控制低電平模式，有單獨(dú)的位控制接收部分、發(fā)射部分、頻率合成以及晶振。這種獨(dú)立控制可用來(lái)優(yōu)化在某個(gè)應(yīng)用中最低可能達(dá)到的電流損耗。CC1000優(yōu)良的性能使它主要應(yīng)用于ISM（工業(yè)、科學(xué)及醫(yī)療）方面以及SRD（短距離通信）。
下載文檔
