摘要：85C30是美國AMD公司生產(chǎn)的高性能雙通道串并轉(zhuǎn)換通信控制器，它支持多種通信協(xié)議，可用于各種多串口通信應(yīng)用領(lǐng)域，文中介紹了85C30的特性、結(jié)構(gòu)和功能，給出了85C30在異步通信中的應(yīng)用方法。

    關(guān)鍵詞：串行通信控制器 85C30 異步通信

１　概述

８５Ｃ３０是ＡＭＤ公司生產(chǎn)的雙通道、全雙工、支持多種通信協(xié)議的通信控制芯片，該芯片自身帶有串并、并串轉(zhuǎn)換功能，可廣泛應(yīng)用于微控制器組成的多串口串行通信應(yīng)用系統(tǒng)中。其內(nèi)部集成了波特率生成器、數(shù)字鎖相環(huán)和晶體振蕩器等可編程器件，因而可大大減少對外圍電路的需要，提高了系統(tǒng)的可靠性，更適用于高速通信應(yīng)用領(lǐng)域。

    ８５Ｃ３０的主要特性如下：

● 具有兩個可全雙工工作的通信通道；

● 可異步、同步串行通訊；

● 符合面向字符的同步協(xié)議，如ＩＢＭ ＢＩＳＹＮＣ（二進(jìn)制同步通信協(xié)議）；

● 符合面向比特的同步協(xié)議，如同步數(shù)據(jù)鏈路控制協(xié)議ＨＤＬＣ和高級數(shù)據(jù)鏈路控制協(xié)議ＳＤＬＣ；

● 最高數(shù)據(jù)傳輸率為４Ｍ ｂｉｔ／ｓ（同步模式）；

● 內(nèi)含波特率生成器、鎖相環(huán)和晶體振蕩器；

● 具有奇偶校驗、字符插入或刪除、ＣＲＣ（循環(huán)冗余碼）生成和校驗等多種自動糾錯功能。

２　內(nèi)部結(jié)構(gòu)和引腳功能

２．１ 內(nèi)部結(jié)構(gòu)

圖１所示為８５Ｃ３０的內(nèi)部結(jié)構(gòu)框圖。８５Ｃ３０可用于各種微控制器系統(tǒng)中，并具有查詢、中斷和ＤＭＡ工作方式。

２．２ 引腳功能

８５Ｃ３０具有４０－ＰＤＩＰ和４４－ＰＬＣＣ兩種封裝形式?圖２為其４４－ＰＬＣＣ封裝的引腳排列圖。８５Ｃ３０的主要引腳功能如下：

Ｄ０～Ｄ７：數(shù)據(jù)線引腳；

ＲＤ、ＷＲ：讀、寫控制端?低電平有效；另外，若兩個引腳同時為低，可使芯片復(fù)位；

Ａ／ Ｂ：通道Ａ／通道Ｂ選擇；

Ｄ／Ｃ ：數(shù)據(jù)／命令選擇；

ＣＥ：片選信號；

＋５Ｖ，ＧＮＤ：電源接入端；

ＰＣＬＫ：系統(tǒng)時鐘輸入端；

ＩＮＴ：中斷請求；

ＩＮＴＡＣＫ：中斷響應(yīng)；

ＩＥＩ，ＩＥＯ：分別為中斷使能輸入、輸出端口；

ＲｘＤＡ，ＴｘＤＡ：分別為通道Ａ的串行輸入、輸出；

ＲｘＤＢ，ＴｘＤＢ：分別為通道Ｂ的串行輸入、輸出；

ＴＲｘＣＡ，ＲｔｘＣＡ：分別為通道Ａ的時鐘控制端；

ＴＲｘＣＢ，ＲｔｘＣＢ：通道Ｂ的時鐘控制端；

ＳＹＮＣＡ、Ｗ／ＲＥＱＡ、ＤＲＴ／ＲＥＱＡ、ＲＴＳＡ、ＣＴＳＡ、ＤＣ-ＤＡ：通道Ａ的同步通訊控制端；

ＳＹＮＣＢ、Ｗ／ＲＥＱＢ、ＤＲＴ／ＲＥＱＢ、ＲＴＳＢ、ＣＴＳＢ、ＤＣＤＢ：通道Ｂ的同步通訊控制端。

３?。福担茫常爸械?strong>寄存器

在數(shù)據(jù)通信過程中，系統(tǒng)是否能準(zhǔn)確地按照規(guī)定的協(xié)議完成通信任務(wù)，主要取決于初始化及系統(tǒng)運行期間程序?qū)Γ福担茫常暗淖x寫寄存器的合理運用。使用時，對片上每個通道的設(shè)置都應(yīng)包括１６個寫寄存器和１１個讀寄存器。在這１６個寫寄存器中，有１０個寫寄存器用于通用控制，２個用于同步字符的生成控制，２個用于片上波特率設(shè)置。此外，還有兩個雙通道共享的寫寄存器，一個用于中斷向量控制，另一個用于芯片總中斷開關(guān)控制。在１１個讀寄存器中，有９個讀寄存器用于存儲通信狀態(tài)和數(shù)據(jù)。

４　應(yīng)用電路

８５Ｃ３０的接口電路如圖３所示，利用該電路可實現(xiàn)雙通道的全雙工異步通信，波特率為１１５．２ｋｂｐｓ。電路中采用無響應(yīng)中斷模式，即在８５Ｃ３０有中斷申請且沒有進(jìn)行中斷服務(wù)時，將８５Ｃ３０ 的ＩＮＴ引腳拉低有效，以向ＭＣＵ申請中斷，而ＭＣＵ不用向８５Ｃ３０輸出ＩＮＴＡＣＫ中斷響應(yīng)信號，從而簡化了電路。判定接收發(fā)送不同中斷源的中斷優(yōu)先級可由程序?qū)崿F(xiàn)。該電路主要由電平轉(zhuǎn)換電路、譯碼電路和ＭＣＵ電路組成。

電平轉(zhuǎn)換電路的主要作用是提高板間通信的可靠性，由于板間通信采用的是４８５電平標(biāo)準(zhǔn)，因此，可利用ＭＡＸ４９０全雙工通信轉(zhuǎn)換芯片將ＴＴＬ電平信號轉(zhuǎn)換為４８５電平標(biāo)準(zhǔn)的差分信號。而對于譯碼電路，由于８５Ｃ３０中有兩個通道，每個通道又有各自的命令口和數(shù)據(jù)口，而且每個口都需要有相應(yīng)的硬件地址。因此，該譯碼電路由ＭＣＵ的高８位地址線、低２位地址線及ＧＡＬ和地址鎖存器５７３組成。

ＭＣＵ電路主要由８０Ｃ１９６ＫＣ組成，與ＭＣＵ的連線有數(shù)據(jù)線Ｄ０～Ｄ７、ＲＤ、ＷＲ控制線和ＩＮＴ線，其中ＩＮＴ連至ＭＣＵ的外部中斷ＥＸＩＮＴ引腳，這樣，一旦８５Ｃ３０有中斷申請，ＭＣＵ可將其作為一個外部中斷申請來自動生成相應(yīng)的中斷向量，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。中斷服務(wù)程序入口地址為０Ｘ２０３Ｅ。另外，ＰＣＬＫ外接１１．０５９２６Ｍ的晶振可用于為系統(tǒng)提供時鐘。

圖4 接收、發(fā)送中斷服務(wù)程序

５　應(yīng)用程序

５．１ 初始化

圖４給出了８５Ｃ３０一個通道的初始化流程圖，由于芯片的兩個通道所采用的通信協(xié)議完全相同，因此初始化過程也相同。每個通道的初始化可分為三個步驟：第一是進(jìn)行各協(xié)議設(shè)置（如異步、校驗、波特率、字符長度等）；第二是對各種功能的使能（包括波特率生成器，接收中斷，發(fā)送中斷）；第三為開中斷。

５．２ 接收發(fā)送中斷服務(wù)程序

ＭＣＵ在收到８５Ｃ３０的ＩＮＴ有效信號后將進(jìn)入外部中斷服務(wù)程序。圖４給出了該中斷服務(wù)的流程圖。用該程序的一定順序查詢芯片的ＲＲ２即可實現(xiàn)芯片間和芯片內(nèi)的中斷優(yōu)先處理任務(wù)，對８５Ｃ３０各中斷事件的優(yōu)先級設(shè)定如表１所列。

表1 85C30各中斷事件的優(yōu)先級

８５Ｃ３０中的讀寄存器ＲＲ２能實時反映出芯片內(nèi)申請中斷的各個中斷源優(yōu)先級最高的中斷源，當(dāng)芯片沒有中斷申請時，ＲＲ２的默認(rèn)值為３。程序執(zhí)行時，系統(tǒng)將首先判斷Ｕ４是否有中斷申請，若有，則處理相應(yīng)任務(wù)。另外，在ＭＣＵ處理了一個８５Ｃ３０的中斷源后，再次讀?。遥遥?，則可再次得知當(dāng)前申請中斷的優(yōu)先級最高的中斷源。這樣，就可以通過一次硬件中斷申請來完成多個中斷源的任務(wù)，從而大大節(jié)省了頻繁進(jìn)出中斷的現(xiàn)象，從而節(jié)約了中斷處理時間，提高了系統(tǒng)的可靠性和靈活性。

６　結(jié)束語

８５Ｃ３０具有兩個通道，可支持多種通信協(xié)議，并可方便地擴展系統(tǒng)串口，提高系統(tǒng)通信的靈活性和可靠性。當(dāng)系統(tǒng)中各子通道通信速度不一樣時，僅需修改各自通道中的波特率寄存器的設(shè)置即可。實驗證明：在異步模式下，該系統(tǒng)可實現(xiàn)雙通道１１５．２ｋｂｐｓ的通信速度，且其錯誤率為０％。