摘 要：本文介紹了以高速 DSP TMS320C6416 為核心器件的圖像處理系統(tǒng)，采用視頻解碼芯片 TVP5146 完成視頻信號的 A/D 轉換，采用CPLD 完成數(shù)據(jù)存儲、顯示以及系統(tǒng)的邏輯控制。
關鍵詞：視頻采集處理；實時圖像處理顯示；TMS320C6416；CPLD

引言
     目前，交通監(jiān)控應用系統(tǒng)大多以緊急報警、車輛定位與語音通信為主，圖像方面的應用不多。本文正是基于這樣的考慮，設計了車輛圖像采集與處理系統(tǒng)。該系統(tǒng)采集車后方的圖像信息，實時地傳送給前方的顯示屏顯示，司機可通過顯示屏實時觀測后方路面及車輛狀況，倒車時可以及時發(fā)現(xiàn)后方障礙物及行人，安全避讓。

   圖1  實時圖像采集處理系統(tǒng)組成框圖

  (a) 采集一行圖像(720個采樣點)的時序圖

 

                (b) 采集一幀圖像的時序圖
          圖2 數(shù)字視頻信號輸出時序圖

  圖3 采用CPLD完成視頻采集控制

實時圖像采集處理系統(tǒng)的組成及工作原理
    本系統(tǒng)由模擬攝像頭采集視頻數(shù)據(jù)，通過視頻解碼芯片將模擬視頻信號轉換為數(shù)字視頻信號。CPLD作為采樣控制器，完成數(shù)字視頻數(shù)據(jù)的存儲和時序控制。本設計選用TMS320C6416實現(xiàn)系統(tǒng)控制和數(shù)據(jù)處理。具體組成如圖1所示。

視頻采集模塊
     圖像的輸入由模擬攝像頭完成(本系統(tǒng)選用黑白攝像頭)。攝像頭輸出為標準的復合視頻信號(CVBS)，該信號必須經(jīng)過視頻解碼和A/D變換后進入數(shù)字系統(tǒng)才有效。由于模擬視頻信號非常復雜，除了包含圖像信號之外，還包括行同步信號、行消隱信號、場同步信號、場消隱信號等。因而，對視頻信號進行A/D轉換的電路非常復雜。本設計選用TI公司的視頻解碼芯片TVP5146完成從模擬到數(shù)字視頻的轉換。TVP5146允許10路模擬視頻輸入，具有4路10bit 30MSPS A/D 轉換器；場同步信號VS，行同步信號HS，奇偶場信號FID，時鐘輸出信號DATACLK等都由引腳直接引出，省去同步時鐘電路的設計。

基于DSP的圖像處理模塊
     實時圖像處理系統(tǒng)設計的難點是如何在有限的時間內完成大量圖像數(shù)據(jù)的處理。只有圖像處理系統(tǒng)的處理速度達到每秒25 幀以上時才能達到實時的效果，所以在系統(tǒng)設計中，處理器是關鍵，要求處理器運算速度快、實時處理能力強，并且還具有高速的存儲器及I/O存取能力。本設計選用TMS3206416DSK作為視頻信號處理系統(tǒng)。TMS3206416DSK是一個低成本的開發(fā)平臺，用戶可以根據(jù)功能需要擴展硬件設計，便于硬件開發(fā)，縮短設計時間。

CPLD控制模塊
    TMS320C6416DSK 板上含有一片 CPLD，它主要實現(xiàn)系統(tǒng)的邏輯控制和存儲器地址解碼功能。本設計仍需一片 CPLD 完成視頻存儲及顯示的時序控制，選用 Altera公司的EPM7064ATC100 來完成上述功能，它的工作電壓是3.3V，具有64個邏輯單元，68個I/O 可用引腳，引腳間 4.5ns延時，其最高的時鐘頻率為 222.2MHz。該器件基于EEPROM 結構，可以通過 JTAG 接口現(xiàn)場編輯內部的結構邏輯，編程語言為 VHDL。數(shù)字視頻信號輸出時序如圖2所示。

    數(shù)字視頻信號按圖2所示時序輸出。以 NTSC 制為例，圖中 Y[9：0]為輸出的亮度視頻信號，DATACLK 為行鎖定系統(tǒng)的輸出時鐘，為像素時鐘頻率的兩倍，即27MHz，用來同步數(shù)據(jù)采集，HS 為行同步信號，VS為場同步信號，VBLK 為場消隱信號，F(xiàn)ID為奇偶場信號。HS 的高電平表示一行有效采樣點720個，VS 的高電平表示一場有效信號,對于 NTSC制信號，單場為243行,奇偶場信號 FID 為“1”時，表示當前為奇數(shù)場, 為“0”表示偶數(shù)場。

圖像存儲模塊
    為了實現(xiàn)圖像的實時采集與處理，往往需要視頻的輸入轉換和圖像處理并行進行。傳統(tǒng)上實現(xiàn)數(shù)據(jù)采集與處理同步的方法有：使用 FIFO 存儲器；使用雙口 RAM；使用雙/單口RAM 交替切換存儲數(shù)據(jù)。考慮到圖像處理系統(tǒng)需要處理的數(shù)據(jù)量太大，而且 FIFO 存儲器和雙口 RAM 的價格因素，本設計使用高速雙/單口 SRAM 交替切換存儲數(shù)據(jù)的方法。一幀圖像容量為 720×486=349.92K像素，選用 512K×8bit的高速SRAM。TVP5146 對亮度信號的采樣頻率是13.5MHz，2次寫入的數(shù)據(jù)間隔是74ns，可以選擇 Cypress公司的 CY7C1049CV33(512K×8bit，12ns，3.3V)來完成數(shù)據(jù)儲存。

    兩幀的切換由CPLD設計的幀存控制器自動實現(xiàn)。當幀A存儲TVP5146輸出的數(shù)據(jù)時， DSP讀取并處理幀B的數(shù)據(jù)，完成處理后送往液晶顯示。在幀A存滿一幀數(shù)據(jù)，處理器也處理完幀B數(shù)據(jù)并完成一幀圖像顯示后，由CPLD 構造的乒乓開關轉換兩個接口，DSP開始從幀A里讀取數(shù)據(jù)進行處理，這樣，兩幀輪換進行，實現(xiàn)了采集與處理顯示的并行操作。

    本設計采用場合并行法，將兩場的數(shù)據(jù)寫入一個幀存中。系統(tǒng)利用 VS 信號對此進行控制。當 VS 信號有效時，表明新的一場開始了，此時無效行計數(shù)器開始工作，控制不需要采集的圖像行，計數(shù)到閾值后，有效行計數(shù)器開始工作，控制所要采集的圖像行，并發(fā)出高位地址信號 A[18..11]；同樣，當 HS 有效后，無效像素計數(shù)器開始計數(shù)每行中的無效像素，然后有效像素計數(shù)器開始計數(shù)需要采集的行有效像素；每次計滿720個像素后，等待下一次有效行信號的到來，同時將有效行計數(shù)器加1。由于系統(tǒng)選用的幀存容量較大，因此利用 FID 的反相信號作為幀存地址的 A10，為每行圖像提供了1024個存儲空間(實際使用720個)，可以簡化數(shù)據(jù)寫入與讀出的控制電路。隔行的視頻信號就會被逐行地存儲到幀存體中。

     圖3所示為 CPLD 編程構成幀存儲器和視頻采集控制器。視頻采集控制器根據(jù) TVP5146的同步信號 DATACLK、HS、VS 在內部產(chǎn)生對幀存儲器的地址信號 A[18:0]、寫信號 WR以及幀切換信號 RDY1、RDY2。幀存控制器根據(jù)切換信號 RDY1、RDY2 進行接口轉換：當一幀圖像存入幀存儲器時，幀切換的兩個必要條件之一RDY1置為高電平，RDY2在DSP處理完一幀圖像并送出顯示后置為高電平，當兩者同時為真時，切換兩通道的連接，開始新一輪圖像處理過程，同時RDY1、RDY2復位，為下一次切換作準備。

    TMS320C6146DSK 外擴SDRAM共 4M×64bit的容量，為2片 MT48LC2M32B2，用來作為DSP處理后送往液晶顯示前的視頻數(shù)據(jù)緩存。

圖像顯示模塊
     本設計選用 EPSON 的 E35G23 圖形顯示模塊，320×240 像素，帶有行列驅動電路以及背光電路，16級灰度顯示。系統(tǒng)采用 CPLD 構成液晶顯示控制器，應用 CPLD 產(chǎn)生幀同步信號及掃描時鐘信號。VFRAM 為幀同步信號，標志著 LCD 屏新一幀的圖像開始，每一幀中包含240個 VLINE 信號。在幀標志信號 VFRAM 有效后產(chǎn)生行同步信號，讀數(shù)據(jù)緩存區(qū)，在像素時鐘 VCLK 的控制下,將數(shù)據(jù)寫入 LCD，每一行包含320 個 VCLK 信號，完成一幀數(shù)據(jù)的寫入。

結語
     本文以高速 DSP TMS320C6416 為核心處理器，應用 TVP5146 完成模擬視頻信號的數(shù)字化轉換，CPLD 完成系統(tǒng)的時序控制，采用雙/單口 SRAM 交替儲存采集的視頻數(shù)據(jù)，DSP 處理完數(shù)據(jù)后送往SDRAM緩存，最后將數(shù)據(jù)從緩存讀出并送往液晶屏顯示，實現(xiàn)視頻數(shù)據(jù)實時采集處理顯示。本系統(tǒng)是基于車輛視頻監(jiān)控而設計的，將對減少交通事故起到良好作用。