雙核DSP片TMS320VC5421的并行引導(dǎo)方案
關(guān)鍵詞：TMS320VC5421；Bootloader；并行引導(dǎo)；Boot表；FLASH；CPLD
１ 引言
ＴＭＳ３２０ＶＣ５４２１?１、２?（以下簡稱ＶＣ５４２１）是ＴＩ公司推出的一款雙核定點ＤＳＰ芯片，它擁有兩個ＤＳＰ子系統(tǒng)，每個子系統(tǒng)都有一個ＤＳＰ核，并且均有獨立的數(shù)據(jù)和程序存儲空間，可以進行兩核之間的通信，并且兩個子系統(tǒng)共享一套片外總線。此外，每個子系統(tǒng)各自擁有２ｋ １６ｂｉｔ字的片內(nèi)ＲＯＭ，并存儲有Ｂｏｏｔｌｏａｄｅｒ程序。當(dāng)ＤＳＰ芯片上電或復(fù)位時，兩個ＤＳＰ核可分別啟動自身獨立的Ｂｏｏｔｌｏａｄｅｒ程序，以實現(xiàn)用戶程序的上電自舉。
雙核ＤＳＰ自啟動和單核ＤＳＰ自啟動的實現(xiàn)方法有較大的差別，這一點在ＤＳＰ系統(tǒng)設(shè)計中需要特別注意。本文對雙核ＤＳＰ芯片ＶＣ５４２１的引導(dǎo)模式進行了深入的分析和研究，給出了使用１６位并行引導(dǎo)模式進行雙核ＤＳＰ引導(dǎo)的實現(xiàn)方案。
２ ＴＭＳ３２０ＶＣ５４２１的Ｂｏｏｔ模式
ＶＣ５４２１可提供１６位并行引導(dǎo)、８位并行引導(dǎo)和串行ＥＥＰＲＯＭ引導(dǎo)等三種Ｂｏｏｔ模式來實現(xiàn)用戶程序的上電自舉。
其中１６位并行引導(dǎo)模式是通過片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從１６－ｂｉｔ字寬的片外數(shù)據(jù)存儲器搬移到片內(nèi)程序存儲空間；
８位并行引導(dǎo)模式則是通過片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從８－ｂｉｔ字寬的片外數(shù)據(jù)存儲器搬移到片內(nèi)的程序存儲空間；
而串行ＥＥＰＲＯＭ引導(dǎo)模式主要是通過多通道緩沖串口２（ＭｃＢＳＰ ２）從主設(shè)備中搬移代碼并實現(xiàn)上電自舉。
和５４系列中其它芯片不同的是，ＶＣ５４２１片內(nèi)ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序并不支持ＨＰＩ、并行Ｉ／Ｏ和標準串口模式的自啟動方式。在其所支持的三種ｂｏｏｔ模式中，１６位并行引導(dǎo)模式是最常用的。本文對這種模式進行了深入分析，給出了使用該模式進行雙核ＤＳＰ程序引導(dǎo)的方案，并通過實驗驗證了該方案的正確性。
２．１ 并行引導(dǎo)模式的選擇
ＶＣ５４２１的兩個ＤＳＰ核在ＤＳＰ芯片上電或復(fù)位時，到底以哪種模式實現(xiàn)上電自舉，主要由兩個核的公共引腳ＸＩＯ和各自的ＧＰＩＯ０／ＲＯＭＥＮ、ＧＰＩＯ１引腳決定。當(dāng)ＸＩＯ為０（低電平）時，將不從ＲＯＭ引導(dǎo)，也就是說，將不使用ＶＣ５４２１片內(nèi)ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序?qū)崿F(xiàn)上電引導(dǎo)，而是用ＨＰＩ模式實現(xiàn)上電自舉；當(dāng)ＸＩＯ為１（高電平），ＧＰＩＯ０／ＲＯＭＥＮ為０時，將使用片外存儲器中用戶自己編寫的Ｂｏｏｔｌｏａｄｅｒ程序?qū)崿F(xiàn)上電自舉；當(dāng)ＸＩＯ為１? ＧＰＩＯ／ＲＯＭＥＮ為１? ＧＰＩＯ１為０或１時，將分別使用并行或者串行引導(dǎo)模式實現(xiàn)上電自舉。因此，在實施相應(yīng)的上電自舉前，必須將引腳狀態(tài)設(shè)置正確，以保證Ｂｏｏｔｌｏａｄｅｒ程序按預(yù)定的模式執(zhí)行。Ｂｏｏｔｌｏａｄｅｒ模式的選擇流程見圖１。
當(dāng)Ｂｏｏｔｌｏａｄｅｒ程序檢測到并行引導(dǎo)模式時，程序?qū)⒁裕模停练绞綇钠鈹?shù)據(jù)存儲區(qū)的００００ｈ單元取出模式選擇字（ＢＳＷ）來進一步?jīng)Q定是８位還是１６位的并行引導(dǎo)模式。１０ＡＡｈ意味著選擇了１６位并行引導(dǎo)模式，而如果選擇８位并行引導(dǎo)模式，取出的兩個字節(jié)將是０８ｈ和ＡＡｈ。之后，程序?qū)凑眨拢铮铮舯磉M行加載。圖２是并行引導(dǎo)模式的選擇流程。
２．２ １６位并行引導(dǎo)模式的Ｂｏｏｔ表
Ｂｏｏｔｌｏａｄｅｒ程序要搬移的代碼必須組織成一定的格式，這就是Ｂｏｏｔ表。１６位并行引導(dǎo)模式的Ｂｏｏｔ表如表１所列。
表1 16位并行導(dǎo)模式Boot表
| DMA外部數(shù)據(jù)存儲地址 | 數(shù) 據(jù) 內(nèi) 容 | 含 義 |
| 0000h | 10AAh | 16位并行引導(dǎo)標志 |
| 0001h | 7FFFh | SWWSR |
| 0002h | F000h | BSCR |
| 0003h | 0000h | 程序入門XPC |
| 0004h | 5000h | 程序入口地址 |
| 0005h | 002Ch | 代碼長度 |
| 0006h | 0000h | 目的XPC |
| 0007h | 5000h | 目的地址 |
| 0008h | 7761h | 程序代碼 |
| …… | …… | 程序代碼 |
| …… | …… | 程序代碼 |
| 0034h | 0000h | Boot表結(jié)束 |
此外，需要注意的是，由于在多數(shù)程序中都有跳轉(zhuǎn)指令或循環(huán)指令，所以，Ｂｏｏｔ表中的程序入口地址必須和程序的ｃｍｄ文件中分配的地址保持一致，也就是說，當(dāng)在ＣＣＳ中進行調(diào)試時，如果程序Ｌｏａｄ到５０００ｈ，Ｂｏｏｔ表中的程序入口地址就應(yīng)該是５０００ｈ。
２．３ Ｂｏｏｔ表的生成
Ｂｏｏｔ表可由ｈｅｘ５００格式轉(zhuǎn)換工具生成，也可以自己編寫一個文件格式轉(zhuǎn)換程序來把．ｏｕｔ文件轉(zhuǎn)換成所需的文件格式。本設(shè)計通過編寫一個Ｃ＋＋程序來將．ｏｕｔ文件轉(zhuǎn)換成．ｈｅｘ文件，然后再在文件的開始處增加相應(yīng)的標志位和寄存器設(shè)置字，從而形成完整的Ｂｏｏｔ表。
３ ＶＣ５４２１片外總線沖突的解決方案
由于ＶＣ５４２１是雙核ＤＳＰ，每個核有各自的存儲空間和Ｂｏｏｔｌｏａｄｅｒ程序，但兩核共享一套片外總線和一個ＸＩＯ引腳。這樣，當(dāng)兩核的復(fù)位引腳Ａ＿ＲＳ和Ｂ＿ＲＳ同時收到復(fù)位低電平信號時，將同時申請片外總線的控制權(quán)。這就造成了申請片外總線的沖突。而且Ｂｏｏｔｌｏａｄｅｒ程序總是檢查該核有沒有片外總線的控制權(quán)，如果沒有，將循環(huán)檢查直到取得片外總線的控制權(quán)。為了避免這種情況的發(fā)生，應(yīng)該以合理的順序給兩個核上電。
由于ＶＣ５４２１中Ａ核帶有用來控制時鐘頻率的鎖相環(huán)電路，所以應(yīng)該先對Ａ核進行復(fù)位，再啟動Ａ核，然后利用Ａ核的用戶程序來控制Ｂ核的復(fù)位，以實現(xiàn)兩個核的啟動。
根據(jù)系統(tǒng)需要，本設(shè)計使用Ａｌｔｅｒａ公司的ＣＰＬＤ芯片來產(chǎn)生各種控制信號。其電路連接示意圖如圖３所示。Ａ核的復(fù)位信號Ａ＿ＲＳ由ＣＰＬＤ芯片直接給出，并在系統(tǒng)上電或復(fù)位的同時對Ａ核進行復(fù)位。而Ｂ核的復(fù)位信號Ｂ＿ＲＳ則通過ＣＰＬＤ映射到ＤＳＰ的Ｉ／Ｏ空間００００ｈ地址單元的第６位：Ｂ核復(fù)位控制位（在系統(tǒng)復(fù)位后值為０）如圖４所示。在Ａ核啟動后，通過用戶程序?qū)懀拢撸遥游豢蔀椋潞颂峁?fù)位信號。
４ ＶＣ５４２１的并行引導(dǎo)自啟動操作
４．１ 用戶程序的搬移
兩個ＤＳＰ核要完成各自的功能，執(zhí)行的用戶程序是不盡相同的，而且Ａ核的用戶程序還要控制Ｂ核的復(fù)位，因此兩個ＤＳＰ核的Ｂｏｏｔ表內(nèi)容是不同的。由ＤＭＡ方式內(nèi)部存儲器圖可知，程序空間的第０頁和第１頁屬于Ａ核，第２頁和第３頁屬于Ｂ核。因此，需要注意的是，當(dāng)Ｂｏｏｔｌｏａｄｅｒ程序搬移用戶程序時，Ａ核的用戶程序要被搬移到內(nèi)部程序空間的第０頁上，而Ｂ核的用戶程序則要被搬移到第２頁上。于是Ｂ核Ｂｏｏｔ表中的程序入口ＸＰＣ和目的ＸＰＣ應(yīng)被設(shè)置成０００２ｈ。
４．２ Ｂｏｏｔ表的放置
本系統(tǒng)用４Ｍｂｉｔ（２５６ｋ×１６）ＦＬＡＳＨ器件ＳＳＴ３９ＶＦ４００Ａ作為片外數(shù)據(jù)存儲器。頁選信號由ＤＳＰ通過ＣＰＬＤ給出，并且映射到ＤＳＰ中Ｉ／Ｏ空間的００００ｈ地址單元的低５位（系統(tǒng)復(fù)位后５位均為０，即第０頁）。如圖４所示。另外，此地址單元的第５位（ＣＦＧ位）是控制ＦＬＡＳＨ映射的配置位。當(dāng)ＣＦＧ為０時，ＦＬＡＳＨ被映射到ＤＭＡ片外數(shù)據(jù)空間的００００ｈ，此時，Ｂｏｏｔｌｏａｄｅｒ程序可以以ＤＭＡ方式從ＦＬＡＳＨ中搬移數(shù)據(jù)并進行自啟動；當(dāng)ＣＦＧ為１時，ＦＬＡＳＨ被映射到ＣＰＵ片外數(shù)據(jù)空間的８０００ｈ，在這種情況下，可以通過程序向ＦＬＡＳＨ中燒寫數(shù)據(jù)。因此，這一位在系統(tǒng)上電或復(fù)位后將被設(shè)置成０，以使Ａ核能夠順利啟動。
由于兩個ＤＳＰ核的Ｂｏｏｔ表內(nèi)容不同，故應(yīng)視Ｂｏｏｔ表的大小，將兩個Ｂｏｏｔ表放到ＦＬＡＳＨ的不同頁上，以便對兩個核分別實行引導(dǎo)。本設(shè)計將Ａ核的Ｂｏｏｔ表放到第０頁，將Ｂ核的Ｂｏｏｔ表放到第１頁。
圖5
４．３ 外總線控制權(quán)的釋放
如圖５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位為１代表相應(yīng)的ＤＳＰ核取得了片外總線的控制權(quán)；而在還沒有取得控制權(quán)（ＸＩＯ＿ＧＲＡＮＴ位為０）但在申請片外總線的控制權(quán)時，相應(yīng)的ＸＩＯ＿ＲＥＱ位應(yīng)置為１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪個核上運行，當(dāng)在ＣＰＵ Ａ上運行時，讀Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“０”，而當(dāng)同一個程序在ＣＰＵ Ｂ上運行時，讀Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“１”。有關(guān)ＧＰＩＯ控制寄存器的其它相關(guān)位，設(shè)計時可查閱有關(guān)的參考文獻?１?。
４．４ ＦＬＡＳＨ的燒寫
筆者根據(jù)ＳＳＴ３９ＶＦ４００Ａ的資料編寫了一個ＤＳＰ程序，該程序可同時將Ａ核的Ｂｏｏｔ表燒寫到ＦＬＡＳＨ的第０頁，而將Ｂ核的Ｂｏｏｔ表燒寫到第１頁。
在系統(tǒng)上電或復(fù)位后，Ａ核首先運行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此時ＦＬＡＳＨ的第０頁映射到ＤＭＡ片外數(shù)據(jù)空間的００００ｈ地址單元），Ａ核啟動后執(zhí)行用戶程序。用戶程序首先將頁選設(shè)置成第１頁，這樣，ＦＬＡＳＨ的第一頁將被映射到ＤＭＡ片外數(shù)據(jù)空間的００００ｈ；然后，Ａ核釋放片外總線控制權(quán)，并給Ｂ核發(fā)出復(fù)位信號，此時由于只有Ｂ核復(fù)位，且Ａ核已釋放片外總線的控制權(quán)，因此，Ｂ核將申請到片外總線控制權(quán)，同時執(zhí)行Ｂｏｏｔｌｏａｄｅｒ程序的啟動以完成整個ＤＳＰ引導(dǎo)。完整的啟動過程流程圖如圖６所示，下面是Ａ核的啟動測試程序代碼：
·ｍｍｒｅｇｓ
·ｔｉｔｌｃ ″ｔｅｓｔＬＥＤＡ″
·ｇｌｏｂａｌ ｂｅｇｉｎ
·ｔｅｘｔ
?．．．．．．．．．．．．．
ｂｅｇｉｎ? ｓｔｍ ＃０ｘ０００,０ｘ００６１ ;設(shè)置頁選信號
ｐｏｒｔｗ ｏｘ００６１,００ｈ
ｃａｌｌ ｗａｉｔ
ａｎｄｍ ＃０ｘｆｆｃｆ,３ｃｈ ;釋放片外總線
ｃａｌｌ ｗａｉｔ ; 控制權(quán)
ｓｔｍ ＃０ｘ００４１?０ｘ００６１ ;給Ｂ核復(fù)位信號
ｐｏｒｔｗ ０ｘ００６１,００ｈ
ｃａｌｌ ｗａｉｔ
ｓｔｍ ＃０ｘ０００１,０ｘ００６１
ｐｏｒｔｗ ０ｘ００６１,００ｈ
ｆｌａｓｈ: ｒｓｂｓ １,ｘｆ ;發(fā)光二極管亮
ｃａｌｌ ｗａｉｔ
ｓｓｂｘ １,ｘｆ ;發(fā)光二極管滅
ｃａｌｌ ｗａｉｔ
ｂ ｆｌａｓｈ
;－－－－Ｓｕｂｒｏｕｔｉｎｅ ｔｏ ｗａｉｔ ｆｏｒ ｓｏｍｅ ｔｉｍｅ－－－－
ｗａｉｔ: ｓｔｍ ＃８０,ａｒ６
ｌｏｏｐ０: ｓｔｍ ＃３００００,ａｒ７－
ｌｏｏｐ１: ｎｏｐ
ｂａｎｚ ｌｏｏｐ１,＊ａｒ７－
ｂａｎｚ ｌｏｏｐ０,＊ａｒ６－
ｒｅｔ
５ 實驗驗證
本設(shè)計中，在ＤＳＰ的Ａ＿ＸＦ和Ｂ＿ＸＦ腳上連接兩個發(fā)光二極管，同時使被加載的用戶程序通過循環(huán)來設(shè)置／清除這兩個引腳以使兩個發(fā)光二極管以不同的頻率閃爍，以此來驗證用戶程序是否成功加載。系統(tǒng)上電后，兩個發(fā)光二極管先后以不同的頻率開始閃爍，說明ＤＳＰ的Ａ核、Ｂ核均成功地實現(xiàn)了上電自舉。
下載文檔
