我們可以從下面的幾點(diǎn)來分析一下PCI：

　　1 首先，PCI系統(tǒng)是一個同步時序的體統(tǒng)，而且是Common clock方式進(jìn)行的。

　　2 PCI的電平特點(diǎn)是依靠發(fā)射信號疊加達(dá)到預(yù)期的電平設(shè)計(jì)。

　　3 PCI系統(tǒng)一般是多負(fù)載的情況，一個PCI的橋片最多按照PCI的規(guī)范可以帶6個負(fù)載(好像一般系統(tǒng)也不會操作5個)。

　　4 PCI的拓?fù)浣Y(jié)構(gòu)可以是菊花鏈等多種拓?fù)浣Y(jié)構(gòu)，選擇什么樣的拓?fù)浣Y(jié)構(gòu)需要根據(jù)系統(tǒng)的布局和仿真結(jié)果進(jìn)行設(shè)計(jì)。

　　5 另外PCI的AD信號線是雙向的，需要在布局和仿真的時候關(guān)注PCI的slave和Master之間的關(guān)系。

　　指導(dǎo)了上面的幾個問題我們可以根據(jù)PCI規(guī)范以及PCI的仿真結(jié)果大致得到下面的幾個約束：

　　1 PCI的各個時鐘之間的Skew不要大于2ns。

　　2 PCI的flight time不要超過10ns(自己拿一個系統(tǒng)計(jì)算就知道為什么這樣規(guī)定了)，這個是針對33M PCI進(jìn)行越是的，這個延時只的信號從一個設(shè)備傳輸?shù)搅硪粋€設(shè)計(jì)后，經(jīng)過反射回到最初的芯片的傳輸延時，包括，走線延時，和因?yàn)轵?qū)動器buffer(包括拓?fù)?造成的信號畸變的延時。

　　3 PCI的阻抗設(shè)計(jì)需要根據(jù)實(shí)際的系統(tǒng)進(jìn)行仿真決定，PCI規(guī)范的推薦值在50-110ohm之間。

　　4 需要考慮一些特殊的信號走線的延時，比如REQ#。可以查一下規(guī)范我記著應(yīng)該有特殊的要求。

　　5 PCI規(guī)范上面規(guī)定的2.5"和1.5"的大小那是為了規(guī)范各個不同的PCI廠家的規(guī)范進(jìn)行的。如果你在系統(tǒng)的板上面進(jìn)行設(shè)計(jì)，只要計(jì)算的時序滿足要求就可以了。

　　6 如果存在PCI的橋片，這些橋片一般都會通過PLL或者DLL的時鐘調(diào)節(jié)PCI設(shè)計(jì)的setup和hold時間，這些時鐘的處理可以根據(jù)實(shí)際的芯片進(jìn)行調(diào)整，一般的要求是延時和PCI CLk的一樣，記住這里的延時不僅僅是指走線的延時。

　　7 如果你設(shè)計(jì)的是CPCI系統(tǒng)，終端電阻是需要考慮的。大家如果有研究就會發(fā)現(xiàn)CPCI系統(tǒng)的槽間距是有要求的，好像是0.8"，為什么?從時序和PCI信號反射的角度考慮，而且需要仿真決定stub長度以及電阻的大小。