在執(zhí)行這些操作前，一定要先保存.NCD和NCF文件。因為任何底層編輯器的操作都會修改這些文件，一旦修改有誤，將無法恢復原始設計，造成不必要的損失。
■移動邏輯資源；在底層編輯器中可以將一個邏輯單元（塊）中的任何布線和結構移到同類型的另一個邏輯單元（塊）中，如IOB與IOB，CLB與CLB之間．選擇一個需要移動的源， 找到需要交換的目標。按住【Ctrl】鍵單擊，或選擇【Edit】→【Swan】選項。
■交換部件引腳：選擇一個引腳，找到需要交換的另一個引腳．按住【Ctrl】鍵中擊，或選擇【Edit】→【Swap】選項．
■使用探點（Probes）：在底層編輯器巾叫以增加、刪除和保存探點，以方使對設計的調(diào)試等．
● 增加探點：選擇【Tools】→【Probes】選項，彈出【Probe】對話框．單擊【Add】按鈕，出現(xiàn)【Define Probe】對話框，如圖1所示。
圖1【Denne Pmbe】對話框
其中【Pin Name】文本框用于設置探點名,【Select Net】下拉列表用于設置探點位置。在【elect Pt Numbers】選項組中可以選擇手動和自動模式，自動模式將會自動分配一個輸出引腳；而手動摸式可以有選擇地輸出．選擇后單擊【＞】或【＞＞】按鈕，將最終確定引腳。單擊【OK】按鈕將所設置的探點引到相應的引腳，同時顯示該探點的輸出延遲，如圖2所示．可以將不同的探點用不同的顏色加以區(qū)分，為此在該窗口的右邊選擇所需的顏色，然后單擊【Hilito】按鈕來設置顏色。
圖2 編輯探點
● 刪除探點：選擇需要刪除的探點，然后單擊圖3所示對話框右邊工具欄中的【delete】按鈕。
● 編輯探點：單擊圖4所示對話框中的【Edit】按鈕可以重新編輯探點。
● 保存探點：在圖4所示對話框中單擊【Save Probes....】按鈕，保存擴展名為．scr的腳本文件。
● 生成新的位流文件：完成探點的設置后，布局布線后的設計文件被修改。需要生成新的FPGA位流文件，以便下載到邏輯器件中。單擊圖4所示對話框中的【Bitgen...】按鈕，執(zhí)行生成工具。
● 下載設計：單擊圖4所示對話框中的【Download 】按鈕，執(zhí)行iMPACT下載工具。
（6）設計校驗。在底層編輯器中可利用設計規(guī)則校驗【Design Rule Check，DRC】和延遲計算【Delay Calculator】工具來校驗邏輯設計，該校驗可以檢查設計中的邏輯和物理級設計錯誤，校驗后的錯誤信息包括不完善和未完成的布線及邏輯單元。
■在對話框中運行規(guī)則校驗，指定需要校驗的邏輯單元、引腳、信號路徑及網(wǎng)線等，如果需要校驗整個設計，不用進行任何指定。
■選擇【Tools】→【DRC】→【Setup】命令，打開【DRC】對話框，如圖5所示。校驗類型對應的單選按鈕為【Net Check】、【Block Check】、【Chip Check】和【An Check】。校驗對象可選擇【All Objects】或【Selected Objects】單選按鈕。校驗后的報告可以選擇提示所有的信息的【All Messages】或僅提示錯誤信，【Error Messages】單選按鈕。
圖5 【DRC】對話框
■選擇【Tools】→【DRC】→【Run】選項，運行設計校驗，其結果出現(xiàn)在【History】窗口中。
■延時分析將統(tǒng)計驅動引腳到負載引腳之間的信號傳播延遲，該延遲包括網(wǎng)線和路徑的延時。首先選擇需要統(tǒng)計的網(wǎng)線，然后選擇【Irools】→【Delay】選項，或單擊底層編輯器窗口右邊工具欄中的【Delay】按鈕，統(tǒng)計的延遲將出現(xiàn)在【 History】窗口中。
■選擇相應的網(wǎng)線，單擊底層編輯器窗口右邊工具欄中的【Attrib】按鈕。在彈出的對話框中切換到【Pins】選項卡，如圖4所示，其中列出該網(wǎng)線的延時統(tǒng)計數(shù)據(jù)。
圖4【Pins】選項卡
來源:ks992次
下載文檔
