圖1 ISE工具完成系統(tǒng)同步接口的輸入偏移約束設(shè)計(jì)

另一個(gè)非常重要的接口應(yīng)用是源同步接口的輸入時(shí)序分析和約束，如圖2所示。

圖2 源同步接口的時(shí)序輸入分析和示意

這是一個(gè)典型的源同步系統(tǒng)設(shè)計(jì)范例，系統(tǒng)時(shí)鐘只在發(fā)送器件中使用。源同步系統(tǒng)在發(fā)送器件中重新產(chǎn)生了時(shí)鐘，與數(shù)據(jù)一起送出。為了盡可能減小時(shí)鐘與數(shù)據(jù)的延時(shí)偏差，時(shí)鐘線在板子上的布線與數(shù)據(jù)線一致。所以最小周期只取決于接受器件和噪聲干擾，因此源同步系統(tǒng)可以運(yùn)行在較高的速度下，典型的應(yīng)用就是DDR接口。因?yàn)闀r(shí)鐘是為發(fā)送數(shù)據(jù)重新產(chǎn)生的，所以可能有幾種時(shí)鐘對(duì)齊的模式。圖3（a）所示是一個(gè)理想的邊沿對(duì)齊的DDR源同步接口。在這種情況下，第1個(gè)數(shù)據(jù)叫做“上升數(shù)據(jù)”，和時(shí)鐘上升延是一起開始的；第2個(gè)數(shù)據(jù)叫做“下降數(shù)據(jù)”，是和時(shí)鐘下降沿一起開始的。因?yàn)閿?shù)據(jù)和時(shí)鐘沿是對(duì)齊的，所以這種接口就叫做“邊沿對(duì)齊”。因?yàn)閮蓚€(gè)數(shù)據(jù)在一個(gè)時(shí)鐘周期內(nèi)發(fā)出，所以這種接口叫做“雙數(shù)據(jù)率接口”（DDR）。圖3（b）所示是一個(gè)理想的中間對(duì)齊DDR源同步接口，圖中的第1個(gè)數(shù)據(jù)叫做“上升數(shù)據(jù)”，在時(shí)鐘上升延時(shí)之前就開始了，時(shí)鐘上升沿正好位于數(shù)據(jù)中間；第2個(gè)數(shù)據(jù)叫做“下降數(shù)據(jù)”，在時(shí)鐘下降沿之前開始，時(shí)鐘下降沿正好位于數(shù)據(jù)中間。因?yàn)闀r(shí)鐘沿在數(shù)據(jù)中間，所以叫做“中間對(duì)齊”。

圖3 時(shí)鐘對(duì)齊模式