女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]UltraEdit是一款功能強(qiáng)大的文本編輯器,可以編輯文字、Hex、 ASCII碼,可以取代記事本,內(nèi)建英文單字檢查、C 及 VB 指令突顯,可同時(shí)編輯多個(gè)文件,而且即使開啟很大的文件速度也不會(huì)慢。是一個(gè)使用廣泛的編輯器,但

UltraEdit是一款功能強(qiáng)大的文本編輯器,可以編輯文字、Hex、 ASCII碼,可以取代記事本,內(nèi)建英文單字檢查、C 及 VB 指令突顯,可同時(shí)編輯多個(gè)文件,而且即使開啟很大的文件速度也不會(huì)慢。是一個(gè)使用廣泛的編輯器,但它并不直接支持Verilog HDL。

在網(wǎng)上查了資料后,自定義了一個(gè)Verilog的環(huán)境,現(xiàn)在心得總結(jié)如下:

1:下載Verilog的語(yǔ)法高亮文件。

即可支持相應(yīng)的語(yǔ)言編輯,關(guān)鍵字將用不同色彩標(biāo)出。

可以到官方網(wǎng)站去下載,包括上百種語(yǔ)法文件,我想應(yīng)該都能滿足大家的需要吧!

http://www.ultraedit.com/index.p ... mp;pid=40#wordfiles

2:將下載的文件打開,將里面的內(nèi)容復(fù)制到WordFile.txt文件中(在UltraEdit的安裝目錄下),一般加在最后。

UltraEdit默認(rèn)只有20種語(yǔ)法,將下載的文件的第一行“L20”改成你想要的序號(hào),如L19。

3:加入折疊功能

由于Verilog HDL的塊一般是以begin和end作為開始和結(jié)束的標(biāo)記,其作用相當(dāng)于C語(yǔ)言的大括號(hào)。在wordfile.txt的對(duì)應(yīng)語(yǔ)言中添加進(jìn)如下代碼即可:

/Open Fold Strings = "begin""case"

/Close Fold Strings = "end""endcase"

這里除了begin和end可以進(jìn)行折疊外,另外一對(duì)case和endcase同樣可以完成折疊,同樣的方法可以添加你需要的折疊標(biāo)志。

4:加入自動(dòng)縮進(jìn)功能

同樣在wordfile.txt中,有控制自動(dòng)縮進(jìn)的語(yǔ)法。所謂自動(dòng)縮進(jìn)就是指,輸入begin回車,下一行自動(dòng)加一個(gè)tab;輸入end,下一行自動(dòng)退回一個(gè)tab。用戶可以自己添加不同的縮進(jìn)詞實(shí)現(xiàn)自動(dòng)縮進(jìn)。如:

/Indent Strings = "begin""case""fork" "if" "else"

/Unindent Strings = "end""endcase""join" "else"

5: 還可以加入其它一些自定義功能,如函數(shù)調(diào)用功能,大家可以自己摸索。



來(lái)源:huiliang1次

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

UART(通用異步收發(fā)器)串口通信是FPGA設(shè)計(jì)中常見(jiàn)的通信方式之一。本文將介紹FPGA入門基礎(chǔ)中的UART串口通信設(shè)計(jì),并附上相應(yīng)的代碼示例。

關(guān)鍵字: UART 串口通信 verilog

在rtl仿真中,有四種狀態(tài),分別是0、1、x(unknown values)和z(high-impedance values)。

關(guān)鍵字: verilog case casez casex

function的作用返回一個(gè)數(shù)值,此數(shù)值由一串組合邏輯代碼計(jì)算得到。 那為什么要用function呢?主要有兩大原因:

關(guān)鍵字: verilog function

大家好,我是肖遙,最近真真真的是太忙了,差不多幾個(gè)月的時(shí)間都是只能趕上最后幾班的地鐵,尤其是前面半個(gè)月,很多時(shí)候都是凌晨倆三點(diǎn)打車回家,自己的時(shí)間很少,一直在為項(xiàng)目做準(zhǔn)備。這幾天來(lái)北京就是搞這個(gè)項(xiàng)目,來(lái)到現(xiàn)場(chǎng)的實(shí)驗(yàn)室調(diào)試...

關(guān)鍵字: 地鐵 實(shí)驗(yàn)室 環(huán)境

2022年1-6月,在國(guó)際嚴(yán)峻的環(huán)境和疫情波動(dòng)性影響下,杭州市經(jīng)濟(jì)運(yùn)行呈現(xiàn)企穩(wěn)回升態(tài)勢(shì)。從杭州各區(qū)域工業(yè)經(jīng)濟(jì)發(fā)展?fàn)顩r來(lái)看,濱江區(qū)規(guī)模以上工業(yè)總產(chǎn)值、人均工業(yè)產(chǎn)值、工業(yè)產(chǎn)值地集約度均領(lǐng)先于全市其他地區(qū);從固定資產(chǎn)投資角度,...

關(guān)鍵字: 總產(chǎn)值 社會(huì)消費(fèi) 環(huán)境

摘要:從灌裝間懸浮粒子監(jiān)測(cè)系統(tǒng)工作原理著手,分析了懸浮粒子監(jiān)測(cè)數(shù)據(jù)發(fā)生異常的原因,針對(duì)灌裝間懸浮粒子監(jiān)測(cè)數(shù)據(jù)異常的問(wèn)題,提出了相應(yīng)的解決方法。

關(guān)鍵字: 灌裝間 懸浮粒子計(jì)數(shù)器 環(huán)境

下面是一個(gè)小的真實(shí)verilog代碼,具有異步set/reset邏輯(低電平有效)的觸發(fā)器模型。這個(gè)verilog模型可以正確地綜合,但在一個(gè)cornercase情況下仿真結(jié)果不正確。這個(gè)cornercase是什么?al...

關(guān)鍵字: corner verilog se

設(shè)計(jì)分2種,一種叫前向設(shè)計(jì),另一種叫后向設(shè)計(jì)。?后向設(shè)計(jì)就是我們只知道需求,知道要實(shí)現(xiàn)什么功能,但是暫時(shí)腦子里還沒(méi)有具體的結(jié)構(gòu)。多數(shù)時(shí)候都是后向設(shè)計(jì)。此時(shí),先開始把module的input和output寫好。然后從out...

關(guān)鍵字: verilog 電路圖

將Systemverilog中的數(shù)組和隊(duì)列拿出來(lái)單獨(dú)講,是因?yàn)橄鄬?duì)于其他的數(shù)據(jù)類型,數(shù)組和隊(duì)列與C語(yǔ)言和Verilog語(yǔ)言的數(shù)組有著不同的特性。這些特性不僅體現(xiàn)在完全迥異于C語(yǔ)言的定義方式,也體現(xiàn)在其成員函數(shù)上。Syst...

關(guān)鍵字: System verilog

當(dāng)前最流行的硬件設(shè)計(jì)語(yǔ)言有兩種,即 VHDL 與 Verilog HDL,兩者各有優(yōu)劣,也各有相當(dāng)多的擁護(hù)者。VHDL 語(yǔ)言由美國(guó)軍方所推出,最早通過(guò)國(guó)際電機(jī)工程師學(xué)會(huì)(IEEE)的標(biāo)準(zhǔn),在北美及歐洲應(yīng)用非常普遍。而 V...

關(guān)鍵字: vhdl verilog
關(guān)閉